Architektur für das echtzeitfähige Debugging ausführbarer Modelle auf rekonfigurierbarer Hardware

Aufgrund steigender Größe und Komplexität FPGA basierter Systeme sind diese immer schwieriger zu debuggen und zu testen. Der Hauptgrund hierfür besteht in der starken Parallelisierung und dem begrenzten Zugriff auf interne Signale. In diesem Beitrag wird daher ein durchgängiges Konzept und eine Architektur zum modellbasierten Debugging in Echtzeit auf FPGAs vorgestellt. Durch den modellbasierten Ansatz kann der Entwickler auf einer abstrakten Ebene entwickeln, Fehler detektieren und entfernen. Das Design wird zum Debuggen automatisiert verändert und ergänzt, um das Aufzeichnen von Signalen auf dem FPGA in Echtzeit zu erlauben. Die Architektur auf dem FPGA ermöglicht dabei, die Datenmenge durch intelligente Komprimierungsalgorithmen zu verringern, bevor Sie zum PC übertragen wird, wodurch die beschränkten Ressourcen auf dem FPGA in Bezug auf Speicherplatz und Bandbreite optimal genutzt werden können. Weiterhin stehen auf der Hardwareseite durch eine modulare Architektur verschiedene Möglichkeiten zur Speicherung der Daten und zur Übertragung zum PC zur Verfügung. Die Architektur ist durch ihren Aufbau in VHDL und ihre Modularität nahezu unabhängig vom FPGA-Typ. ... mehrAuf dem PC werden die Daten weiterverarbeitet und aufbereitet wieder im Modell dargestellt. Das Konzept erlaubt dem Entwickler auf Modellebene das System zu beobachten und das Debugging über ein grafisches Interface zu beeinflussen. Dabei können u.a. Zeitpunkte und Bedingungen zum Aufzeichnen im Modell dynamisch festgelegt, sowie die Ausführung direkt gesteuert werden.