KIT | KIT-Bibliothek | Impressum | Datenschutz

Scheduling and communication-aware mapping of HW-SW modules for dynamically and partially reconfigurable SoC architectures

Fekete, S; van der Veen, J; Angermeier, J.; Goehringer, D.; Majer, M.; Teich, J.



Zugehörige Institution(en) am KIT Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp Proceedingsbeitrag
Jahr 2007
Sprache Englisch
Identifikator KITopen-ID: 1000014259
Erschienen in Proceedings of the Dynamically Reconfigurable Systems Workshop (DRS 2007), March 15th, 2007, Zurich, Switzerland
Verlag Zürich
Seiten 151 - 160
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft KITopen Landing Page