Scheduling and communication-aware mapping of HW-SW modules for dynamically and partially reconfigurable SoC architectures

Fekete, S.; Veen, J. van der; Angermeier, J.; Goehringer, D.; Majer, M.; Teich, J.

Seitenaufrufe: 131
seit 22.05.2018

Zugehörige Institution(en) am KIT	Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp	Proceedingsbeitrag
Publikationsjahr	2007
Sprache	Englisch
Identifikator	KITopen-ID: 1000014259
Erschienen in	Proceedings of the Dynamically Reconfigurable Systems Workshop (DRS 2007), March 15th, 2007, Zurich, Switzerland
Verlag	Zürich
Seiten	151 - 160