KIT | KIT-Bibliothek | Impressum

NMOS dense gate matrix VLSI design

Schmidt, K. H.; Mueller-Glaser, K. D.

Abstract:
New optimized rules for a fast dense gate matrix layout in single-metal polysilicon-gate depletion-load NMOS technology are presented and applied to a cell design suitable for a VLSI custom cell library.


Zugehörige Institution(en) am KIT Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp Zeitschriftenaufsatz
Jahr 1983
Sprache Englisch
Identifikator ISSN: 0018-9200
KITopen ID: 1000014274
Erschienen in IEEE Journal of Solid-State Circuits
Band 18
Heft 2
Seiten 157 - 159
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft KITopen Landing Page