Reducing inter-core cache contention with an adaptive bank mapping policy in DRAM cache
| Zugehörige Institution(en) am KIT | Institut für Technische Informatik (ITEC) |
| Publikationstyp | Proceedingsbeitrag |
| Publikationsjahr | 2013 |
| Sprache | Englisch |
| Identifikator | ISBN: 978-1-4799-1417-3 KITopen-ID: 1000038851 |
| Erschienen in | International Conference on Hardware/Software Codesign and System Synthesis (CODES/ISSS'13), Montreal, Canada, September 28 - October 4, 2013 |
| Verlag | Institute of Electrical and Electronics Engineers (IEEE) |
| Seiten | 1-8 |
| Nachgewiesen in | Dimensions |