KIT | KIT-Bibliothek | Impressum
Originalveröffentlichung
DOI: 10.1109/FPL.2013.6645497

Altering LUT Configuration for Wear-out Mitigation of FPGA-Mapped Designs

Rao, P. M. B.; Amouri, A.; Kiamehr, S.; Tahoori, M. B.



Zugehörige Institution(en) am KIT Institut für Technische Informatik (ITEC)
Publikationstyp Proceedingsbeitrag
Jahr 2013
Sprache Englisch
Identifikator ISBN: 978-1-47-990005-3
KITopen ID: 1000038901
Erschienen in 23rd International Conference on Field Programmable Logic and Applications (FPL'13), Porto, Portugal, September 2-4, 2013
Verlag IEEE, Piscataway (NJ)
Seiten 1-8
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft KITopen Landing Page