Chip-level modeling and analysis of electrical masking of soft errors
| Zugehörige Institution(en) am KIT | Institut für Technische Informatik (ITEC) |
| Publikationstyp | Proceedingsbeitrag |
| Publikationsjahr | 2013 |
| Sprache | Englisch |
| Identifikator | ISBN: 978-1-4673-5542-1 KITopen-ID: 1000038970 |
| Erschienen in | IEEE 31st VLSI Test Symposium (VTS'13), Berkeley, California/USA, April 29 - May 2, 2013 |
| Verlag | Institute of Electrical and Electronics Engineers (IEEE) |
| Seiten | 1-6 |
| Nachgewiesen in | Dimensions |