KIT | KIT-Bibliothek | Impressum | Datenschutz

Improving parallel MPSoC simulation performance by exploiting dynamic routing delay prediction

Roth, C.; Bucher, H.; Reder, S.; Sander, O.; Becker, J.



Originalveröffentlichung
DOI: 10.1109/ReCoSoC.2013.6581524
Seitenaufrufe: 48
seit 06.05.2018
Zugehörige Institution(en) am KIT Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp Proceedingsbeitrag
Jahr 2013
Sprache Englisch
Identifikator ISBN: 978-1-4673-6180-4
KITopen-ID: 1000039330
Erschienen in 8th International Workshop on Reconfigurable and Communication-Centric Systems-on-Chip (ReCoSoC'13), Darmstadt, July 10-12, 2013
Verlag IEEE, Piscataway (NJ)
Seiten 1-8
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page