KIT | KIT-Bibliothek | Impressum | Datenschutz
Originalveröffentlichung
DOI: 10.1109/VLSID.2014.74

Layout-Aware Delay Variation Optimization for CNTFET-Based Circuits

Beste, M.; Kiamehr, S.; Tahoori, M. B.



Zugehörige Institution(en) am KIT Institut für Technische Informatik (ITEC)
Publikationstyp Proceedingsbeitrag
Jahr 2014
Sprache Englisch
Identifikator ISBN: 978-1-4799-2514-8
KITopen-ID: 1000046319
Erschienen in 27th International Conference on VLSI Design and 13th International Conference on Embedded Systems (VLSID'14), Mumbai, India, January 5-9, 2014
Verlag IEEE, Piscataway (NJ)
Seiten 393-398
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft KITopen Landing Page