KIT | KIT-Bibliothek | Impressum | Datenschutz
Originalveröffentlichung
DOI: 10.1109/MCSoC2018.2018.00033

In-NoC Circuits for Low-Latency Cache Coherence in Distributed Shared-Memory Architectures

Masing, Leonard; Srivatsa, Akshay; Kreß, Fabian; Anantharajaiah, Nidhi; Herkersdorf, Andreas; Becker, Jurgen



Zugehörige Institution(en) am KIT Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp Proceedingsbeitrag
Jahr 2018
Sprache Englisch
Identifikator ISBN: 978-1-5386-6689-0
KITopen ID: 1000088098
Erschienen in IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), Hanoi, VN, September 12-14, 2018
Verlag IEEE
Seiten 138–145
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft KITopen Landing Page