Rechnerorganisation, SS 2015, gehalten am 21.05.2015, Vorlesung 10
- 00:00:08 5.2 Aufbau eines einfachen Mikroprozessors
- 00:01:06 5.2.1 Steuerwerk
- 00:01:21 Phasen der Befehlsausführung
- 00:10:02 5.2.1 Steuerwerk
- 00:10:12 Ein-/Ausgabesignale des Steuerwerks
- 00:11:24 Steuerwerk: Fallstudie (1)
- 00:11:36 Steuerwerk: Zusammenfassung
- 00:11:43 Aufbau eines einfachen Mikroprozessors
- 00:11:55 5.2.2 Rechenwerk
- 00:19:21 Rechenwerksvarianten
- 00:22:20 Aufbau eines Rechenwerks
- 00:23:16 Zeitverhalten des Rechenwerks
- 00:39:04 Operationen der ALU
- 00:39:10 Operationsvorrat der ALU
- 00:39:23 Schiebeoperationen
- 00:42:38 Rotationsoperationen
- 00:46:39 Statusregister
- 00:49:07 Aufbau eines einfachen Mikroprozessors
- 00:49:16 5.2.3 Registersatz
- 00:55:39 Daten- und Adressregister
- 00:55:58 Funktion von Basis- und Indexregister
- 00:56:39 Automatische Modifikation von Indexregistern
- 00:57:04 Der (Laufzeit)-Stack »Kellerspeicher«
- 00:57:07 Automatische Modifikation von Indexregistern
- 00:58:38 Der (Laufzeit)-Stack »Kellerspeicher«
- 01:01:53 Hardware-Unterstützung des Stacks
- 01:02:46 Verwaltung des Stackregisters
- 01:13:32 5.2.4 Adresswerk
- 01:14:38 Aufbau eines einfachen Adresswerks
- 01:16:34 Funktionsweise
- 01:16:43 Das Adresswerk
- 01:17:12 5.2.5 Systembus-Schnittstelle
- 01:19:17 5.2.6 Interne Busse
- 01:19:23 Weitere Funktionseinheiten
- 01:20:29 Pentium 4 Prozessor-Architektur
- 01:22:54 5.3 RISC & RISC
- 01:24:25 Programmiermodell: Intel 80x86
- 01:24:28 CISC & RISC
- 01:24:31 Befehlsaufbau der Intel-x-86-Prozessoren
- 01:25:15 Mika-Architektur (Übungsblatt 3)
- 01:25:21 Mikroprogrammsteuerwerke
| Zugehörige Institution(en) am KIT | Institut für Technische Informatik (ITEC) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 25.11.2015 |
| Erstellungsdatum | 21.05.2015 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2015-853 |
| Identifikator | KITopen-ID: 1000113493 |
| Lizenz | KITopen-Lizenz |
| Serie | Rechnerorganisation, SS 2015, Vorlesungen |
| Folge | 10 |