Rechnerorganisation, SS 2015, gehalten am 16.06.2015, Vorlesung 16
- 00:00:07 Kapitel 7: Speicher
- 00:01:05 Prozessor-Speicher-Performance-Unterschied
- 00:05:16 Speicher
- 00:06:27 Organisationsprinzip de von Neumann Rechners
- 00:06:30 Allgemeine Struktur
- 00:08:07 7.1 Begriffe
- 00:09:38 Allgemeine Struktur
- 00:19:12 Zugriffszeit / Zykluszeit
- 00:20:30 7.2 Klassifizierung von Halbleiterspeichern
- 00:26:00 n-MOS-MOSFETs
- 00:26:03 Aufbau einer CMOS-Speicherzelle
- 00:30:22 MOSFET
- 00:35:40 Transistor als Schalter
- 00:36:38 Statische CMOS-Speicherzellen
- 00:42:44 Dynamische MOS-Speicherzellen
- 00:54:00 7.3 Organisation von Speicherbausteinen
- 00:55:52 Beispiel: Selektieren einer Speicherzelle aufgrund der gegebenen Speicheradresse
- 00:59:40 7.4 Dynamische RAM-Bausteine
- 01:01:20 Adressierung eines dynamischen RAM-Bausteins
- 01:05:28 Auffrischen dynamischer RAMs
- 01:08:29 Aufbau der Auffrischlogik
- 01:09:32 7.5 Techniken zur Zugriffsbeschleunigung
- 01:11:35 Seitenzugriff bei DRAMs
- 01:14:25 DRAM Timing-Parameter
- 01:15:13 Timing-Diagramm eines FPM-DRAM
- 01:15:29 Timing-Diagramm eines EDO-DRAM
- 01:15:39 EDO-RAM
- 01:16:58 SDRAM
- 01:17:03 Timing-Diagramm eines SDRAM
- 01:17:24 7.6 Organisation des Hauptspeichers
- 01:17:48 Organisation des Arbeitsspeichers
- 01:17:53 Speicher-Belegungsplan (memory map)
- 01:25:00 Adressauswahl
- 01:26:03 Modularer Speicheraufbau
- 01:27:13 Typischer Aufbau einer Steckkarte
- 01:27:58 Beispiel eines Speichermoduls
- 01:29:43 Speichermodule-Typen
| Zugehörige Institution(en) am KIT | Institut für Technische Informatik (ITEC) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 25.11.2015 |
| Erstellungsdatum | 16.06.2015 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2015-859 |
| Identifikator | KITopen-ID: 1000113499 |
| Lizenz | KITopen-Lizenz |
| Serie | Rechnerorganisation, SS 2015, Vorlesungen |
| Folge | 16 |