13: Digitaltechnik und Entwurfsverfahren, Übung 3, SS 2016, am 07.06.2016
- 0:00:00 Starten
- 0:00:26 1. CMOS
- 0:00:46 CMOS-Technologie
- 0:01:40 Inverter in CMOS-Tchnologie
- 0:03:31 NAND-Funktion in CMOS
- 0:05:11 NOR-Funktion in CMOS
- 0:06:07 Schaltsymbole für MOSFETs
- 0:06:56 Aufgabe 1
- 0:13:14 Aufgabe 2
- 0:14:55 Schaltfähigkeit von nMOS und pMOS
- 0:17:32 Transmission-Gate
- 0:18:55 Aufgabe 3
- 0:28:28 Prinzipieller Aufbau einer CMOS Schaltung für n-stellige Boolesche Funktion
- 0:29:29 Aufgabe 4
- 0:34:26 AND-OR-Inverter
- 0:37:58 Aufgabe 5
- 0:44:00 Aufgabe 6
- 0:45:05 2. Minimierungsverfahren
- 0:45:40 Vorgehensweise beim Minimieren
- 0:47:15 KV-Diagramm
- 0:51:05 KV-Diagramm mit 6 Variablen
- 0:52:36 Aufgabe 1
- 1:10:13 Aufgabe 2
- 1:11:43 DMF mit KV-Diagramm
- 1:17:06 KMF mit KV-Diagramm
- 1:20:29 Quine-McCluskey-Verfahren
- 1:23:55 Aufgabe 3
- 1:24:23 Bestimmung der Primimplikanten
| Zugehörige Institution(en) am KIT | Institut für Anthropomatik und Robotik (IAR) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 14.06.2016 |
| Erstellungsdatum | 07.06.2016 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2016-455 |
| Identifikator | KITopen-ID: 1000114044 |
| Lizenz | KITopen-Lizenz |
| Serie | Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2016 |
| Folge | 13 |