16: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2016, am 16.06.2016
- 0:00:00 Starten
- 0:00:04 SRAM und DRAM
- 0:02:41 Programmable Logic Array (PLA)
- 0:03:38 Schematische Darstellung eines PLA
- 0:05:28 Beispiel
- 0:06:54 FPLA und PAL
- 0:08:05 Schematische Darstellung eines PAL
- 0:09:52 Kapitel 3.4 Laufzeiteffekte
- 0:11:45 Realer und idealer Signalverlauf (Inverter)
- 0:12:55 Modellierung und Laufzeiteffekten
- 0:13:24 Das Totzeitmodell
- 0:15:58 Beispiel: Inverteranwendung
- 0:16:41 Zeit-Diagramm
- 0:18:50 Verhalten eines Schaltnetzes bei Änderung der Eingabebelegung
- 0:21:34 Beispiel
- 0:22:28 Eingabewechsel
- 0:25:05 Das Verhalten anhand des Totzeitmodells
- 0:30:30 Trennung von Verzögerungs- und Verknüpfungsteil
- 0:32:28 Eigenschaften von Totzeiten
- 0:37:36 Beispiel 1
- 0:44:06 Pfadvektor und Strukturausdruck
- 0:47:36 Alternative Methode
- 0:49:06 Kapitel 3.4.2 Hasardfehler
- 0:49:42 Eingabewechsel und Übergang
- 0:51:40 Einschränkungen
- 0:52:18 Hasardfehler und Hasard
- 0:53:42 Hasardbehaftete Übergänge
- 0:54:28 Zu Beispiel 1
- 0:55:26 Statischer Übergang
- 0:56:12 Dynamischer Übergang
- 0:57:02 Statischer 0-Hasard
- 0:57:46 Dynamischer-Hasard
- 0:58:14 Klassifizierung von Hasards
- 1:00:53 Klassifizierung von Laufzeiteffekten
| Zugehörige Institution(en) am KIT | Institut für Anthropomatik und Robotik (IAR) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 30.06.2016 |
| Erstellungsdatum | 16.06.2016 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2016-502 |
| Identifikator | KITopen-ID: 1000114090 |
| Lizenz | KITopen-Lizenz |
| Serie | Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2016 |
| Folge | 16 |