22: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2016, am 14.07.2016
- 0:00:00 Starten
- 0:00:45 Verbale Aufgabenstellung
- 0:01:36 Technische Randbedingungen
- 0:02:23 Formalisierung der Aufgabe
- 0:05:35 Automatengraph
- 0:06:42 Automatentabelle
- 0:07:27 Zustandskodierung
- 0:08:16 Kodierte Ablauftabelle
- 0:11:55 Ansteuerfunktionen der Flipflops
- 0:14:03 Ausgabefunktion
- 0:15:41 Kapitel 4.5 Spezielle Schaltwerkbausteine
- 0:17:14 4-Bit-Register aus D-Flipflops mit Freigabesignal
- 0:19:35 Kapitel 4.5.2 Schieberegister
- 0:24:02 Kapitel 4.5.3 Zähler
- 0:27:03 Synchroner 3-stelliger Dualzähler
- 0:30:32 Herleitung
- 0:36:26 Asynchrone Zähler (Ripple Counter)
- 0:39:45 Nachteile asynchrone Zähler
- 0:41:03 Kapitel 4.5.4 Programmierbare Bausteine
- 0:41:48 NAND-Gatter im Gate-Array-Entwurfsstil
- 0:44:02 Aufbau eines MPGA (ASIC)
- 0:46:35 FPGAs
- 0:50:08 Kapitel 5 Rechnerarithmetik
- 0:51:27 Addition
- 0:53:21 Kapitel 5.1.1 Voll- und Halbaddierer
- 1:00:34 Schaltnetz und Schaltsymbol
- 1:02:35 Serielle Addition (Papier- und Bleistift-Methode)
- 1:05:01 Addieren zweier Dualzahlen mit mehreren Stellen
- 1:06:20 Kapitel 5.1.3 Carry-Lookahead-Addierer
- 1:07:08 Berechnung der Überträge aus den Eingangsvariablen
- 1:09:46 Carry-lookahead-Addierer
- 1:11:43 Anmerkungen
| Zugehörige Institution(en) am KIT | Institut für Anthropomatik und Robotik (IAR) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 21.07.2016 |
| Erstellungsdatum | 14.07.2016 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2016-562 |
| Identifikator | KITopen-ID: 1000114147 |
| Lizenz | KITopen-Lizenz |
| Serie | Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2016 |
| Folge | 22 |