Rechnerorganisation, Vorlesung, WS 2016/17, 23.11.2016, 10
- 0:00:00 Starten
- 0:00:25 4.3 Adressierungsarten
- 0:01:22 4.4 RISC & CISC
- 0:01:33 CISC vs. RISC
- 0:07:36 Aufbau eines RISC-Prozessors
- 0:17:50 RISC - Superskalar
- 0:18:54 5 Ein grundlegendes Rechnermodell
- 0:19:13 Grundlegende Rechenorganisation
- 0:19:50 5.1 Organisationsprinzip des von Neumann Rechners
- 0:22:15 Komponenten des von Neumann Rechners
- 0:24:40 5.2 Aufbau eines einfachen up
- 0:31:09 5.2.1 Steuerwerk
- 0:32:36 Taktengenerator
- 0:35:48 Mikroprogrammsteuerwerk
- 0:45:32 Ein-/Ausgabesignal des Steuerwerks
- 0:49:17 Das Steuerregister
- 0:55:45 Steuerwerk: Fallstudie
- 0:59:25 Steuerwerk: Zusammenfassung
- 0:59:58 5.2.2 Rechenwerk
- 1:01:55 Rechenwerksvarianten
- 1:06:06 Aufbau des Rechenwerks
- 1:06:45 Zeitverhalten des Rechenwerks
- 1:12:55 Operation der ALU
- 1:14:54 Statusregister
- 1:18:57 Bedeutung der Statusflags
- 1:19:43 5.2.3 Registersatz
- 1:24:12 Daten- und Adressregister
- 1:24:39 Spezialregister
- 1:25:40 Funktion von Basis- und Indesxregister
- 1:26:39 Der (Laufzeit-)Stack ""Kellerspeicher""
- 1:27:02 Hardware-Unterstützung des Stacks
- 1:27:11 Verwaltung des Stackregisters
| Zugehörige Institution(en) am KIT | Institut für Technische Informatik (ITEC) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 01.12.2016 |
| Erstellungsdatum | 23.11.2016 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2016-776 |
| Identifikator | KITopen-ID: 1000114343 |
| Lizenz | KITopen-Lizenz |
| Serie | Rechnerorganisation, Vorlesung, WS 2016/17 |
| Folge | 10 |