KIT | KIT-Bibliothek | Impressum | Datenschutz

Rechnerorganisation, Vorlesung, WS 2016/17, 14.12.2016, 16

Bauer, Lars; KIT | Webcast [Hrsg.]

  • 0:00:00 Starten
  • 0:00:09 Kapitel 6 Pipeline-Verarbeitung
  • 0:00:44 6.5.5 Steuerflusskonflikte
  • 0:01:11 Steuerflusskonflikte durch Verzweigung
  • 0:06:15 Branch Target Buffer (BTB)
  • 0:10:24 Indirekte Sprünge
  • 0:11:03 Rücksprünge
  • 0:11:21 Statische Sprungvorhersage
  • 0:14:52 Dynamische Sprungvorhersage: 1-Bit Prädikator
  • 0:19:56 Dynamische Sprungvorhersage: n-Bit Prädikator
  • 0:34:21 6.6 Beispiele für Pipelines
  • 0:35:42 Pentium 4 Prozessor Architektur
  • 0:37:18 Intel Pentium 4 (bis 2006)
  • 0:40:00 Intel 3rd Generation Core i
  • 0:41:18 Intel Atom
  • 0:42:27 Kapitel 7 Speicher
  • 0:42:59 Prozessor/Speicher Performance Unterschied
  • 0:45:12 Speicher
  • 0:47:48 Allgemeine Struktur
  • 0:54:14 7.1 Begriffe
  • 0:58:26 Zugriffszeit / Zykluszeit
  • 0:59:25 7.2 Klassifizierung von Halbleiterspeicher
  • 1:12:26 n-MOS-MOSFETs
  • 1:14:52 Transistor als Schalter
  • 1:16:06 Statische CMOS-Speicherzellen
  • 1:24:46 Dynamische MOS-Speicherzellen


Zugehörige Institution(en) am KIT Institut für Technische Informatik (ITEC)
Publikationstyp Audio & Video
Publikationsdatum 20.12.2016
Erstellungsdatum 14.12.2016
DOI 10.5445/DIVA/2016-832
Identifikator KITopen-ID: 1000114395
Serie Rechnerorganisation, Vorlesung, WS 2016/17
Lizenz KITopen-Lizenz
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page