KIT | KIT-Bibliothek | Impressum | Datenschutz

Rechnerorganisation, Vorlesung, WS 2016/17, 11.01.2017, 20

Bauer, Lars; KIT | Webcast [Hrsg.]

  • 0:00:00 Starten
  • 0:00:07 Kapitel 8 Cache Speicher
  • 0:00:37 Speicherhierarchie
  • 0:03:54 Cache-Speicher
  • 0:06:45 Wieso kommt es zu einer Leistungssteigerung?
  • 0:07:59 Funktionsweise eines Caches
  • 0:09:23 Schreibzugriffe
  • 0:15:13 Begriffe
  • 0:16:48 8.3 Aufbau eines Cache-Speichers
  • 0:19:52 8.4 Cache-Organisationsformen
  • 0:20:08 Voll-Assoziativer Cache
  • 0:27:01 Direct Mapped Cache
  • 0:32:53 n-Way Set-Assoziative Cache
  • 0:43:28 Beispiel: Organisation eines Cahces mit 8 Cache Lines à 16 Byte
  • 0:47:57 Ersetzungsstrategien
  • 1:03:30 Ursachen für Fehlzugriffe
  • 1:09:45 Erzielbare Cache-Trefferquoten
  • 1:11:44 Cache-Kohärenzproblem
  • 1:14:35 Bus-Schnüffeln
  • 1:22:01 Cache Speicher im Pentium 4
  • 1:24:57 Moderne Cache Architekturen
Open Access Logo


Zugehörige Institution(en) am KIT Institut für Technische Informatik (ITEC)
Publikationstyp Audio & Video
Publikationsdatum 19.01.2017
Erstellungsdatum 11.01.2017
DOI 10.5445/DIVA/2017-38
Identifikator KITopen-ID: 1000114452
Lizenz KITopen-Lizenz
Serie Rechnerorganisation, Vorlesung, WS 2016/17
Folge 20
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page