KIT | KIT-Bibliothek | Impressum | Datenschutz

Rechnerorganisation, Vorlesung, WS 2016/17, 25.01.2017, 24

Bauer, Lars; KIT | Webcast [Hrsg.]

  • 0:00:00 Starten
  • 0:00:19 Probleme der virtuellen Speicherverwaltung
  • 0:04:23 Zusammenfassung
  • 0:05:13 Speicherhierarchie
  • 0:05:36 Cache und Speicherverwaltungseinheit
  • 0:10:25 Segnebtorientierte Speicherverwaltung
  • 0:10:41 Adressierungs-Modi (x86-Prozessoren)
  • 0:17:34 Segmentierung mit Seitenwechsel
  • 0:21:06 Berechnung der physikalischen Adressen (x86-Prozessoren)
  • 0:21:30 Zweistufige Seitenwechsel-Verfahren
  • 0:24:22 Adressübersetzung bei 80486 und Pentium-Prozessoren
  • 0:26:51 Anmerkungen
  • 0:27:36 Beschleunigung der Adressberechnung durch einen Cache
  • 0:31:15 Schutzmechanismen
  • 0:33:50 Regeln für den Zugriffsschutz
  • 0:41:12 Zusammenfassung
  • 0:42:01 Kapitel 10
  • 0:42:42 10.1 Zeitverhalten der Systembussignale
  • 0:43:33 Zeitverhalten eines synchrones Systembus
  • 0:49:39 Timing
  • 0:49:55 Synchrones Systembus
  • 0:52:13 Semi-synchroner Systembus
  • 0:57:01 Einfügen eines Wartezyklus
  • 1:01:13 Asynchroner Systembus
  • 1:09:16 Beispiele
  • 1:14:09 Logic Block Diagram
  • 1:23:56 CES Platinlabor
  • 1:26:35 Multi-Layer-Hersteller
  • 1:28:22 Multiplex-Bus
Open Access Logo


Zugehörige Institution(en) am KIT Institut für Technische Informatik (ITEC)
Publikationstyp Audio & Video
Publikationsdatum 03.02.2017
Erstellungsdatum 25.01.2017
DOI 10.5445/DIVA/2017-83
Identifikator KITopen-ID: 1000114497
Lizenz KITopen-Lizenz
Serie Rechnerorganisation, Vorlesung, WS 2016/17
Folge 24
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page