16: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 27.06.2017
- 0:00:00 Starten
- 0:00:12 Consensus-Verfahren
- 0:00:36 Aufgabe 5
- 0:09:47 DMF
- 0:11:25 Überdeckungstabelle
- 0:14:28 Nelson-Verfahren
- 0:15:00 Aufgabe 6
- 0:18:20 Bündelminimierung
- 0:19:06 Funktionen einzeln minimieren
- 0:20:37 Funktionen gemeinsam minimieren
- 0:24:29 Wdh. Multiplexer
- 0:28:45 Realisierung von logischen Funktionen mittels Multiplexer
- 0:30:06 Implementierungstabelle
- 0:31:18 Beispiel
- 0:35:39 Shannonscher Entwicklungsansatz
- 0:38:00 Beispiel
- 0:39:59 Demultiplexer / Dekoder
- 0:48:00 Realisierung logischer Funktionen durch Dekoder
- 0:48:52 Realisierung
- 0:50:28 Realisierung mittels Speicherbausteinen
- 0:51:58 Schematischer Aufbau eines Speicherbausteins
- 0:55:02 Speicherwerk im Rechner
- 0:56:10 Speicherwerk: Allgemeine Struktur
- 0:57:23 Beispiel
- 1:00:26 Organisation von Speicherbausteinen
- 1:02:11 Beispiel
- 1:05:58 Lösung
- 1:08:00 Speichertypen
- 1:10:06 Festwertspeicher
- 1:14:14 RAM (Random Access Memory)
- 1:14:41 Statische RAM-Speicherzelle
- 1:22:37 Dynamische RAM-Speicherzelle
| Zugehörige Institution(en) am KIT | Institut für Anthropomatik und Robotik (IAR) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 04.07.2017 |
| Erstellungsdatum | 27.06.2017 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2017-379 |
| Identifikator | KITopen-ID: 1000114778 |
| Lizenz | KITopen-Lizenz |
| Serie | Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017 |
| Folge | 16 |