18: Softwaretechnik 1, Vorlesung, SS 2018, 22.06.2018
Tichy, Walter F.
; Weigelt, Sebastian; Hey, Tobias
; KIT | Webcast [Hrsg.]
; Weigelt, Sebastian; Hey, Tobias
; KIT | Webcast [Hrsg.]- 0:00:00 Starten
- 0:01:03 Parallelverarbeitung
- 0:06:04 Moore's Law
- 0:13:22 Mehrkern Architekturen
- 0:18:22 Prozessor Beispiele
- 0:25:29 Produkt Beispiele
- 0:27:53 Neue Moore'sche Regel
- 0:28:10 Was sind die Folgen?
- 0:30:18 Grundbegriffe
- 0:33:31 Gemeinsamer Speicher
- 0:36:11 Prozesse und Kontrollfäden
- 0:46:18 Gemeinsamer Speicher
- 0:48:25 Paralleliät in Java
- 0:48:44 Konstrukte zum Erzeigen von Parallelität
- 0:57:35 Runnable vs Thread
- 0:58:29 Koordination
| Zugehörige Institution(en) am KIT | Institut für Programmstrukturen und Datenorganisation (IPD) |
| Publikationstyp | Audio & Video |
| Publikationsdatum | 30.07.2018 |
| Erstellungsdatum | 22.06.2018 |
| Sprache | Deutsch |
| DOI | 10.5445/DIVA/2018-621 |
| Identifikator | KITopen-ID: 1000115821 |
| Lizenz | KITopen-Lizenz |
| Nachgewiesen in | OpenAlex |
| Globale Ziele für nachhaltige Entwicklung | |
| Serie | Softwaretechnik 1, Vorlesung, SS 2018 |
| Folge | 19 |