Prädiktive Gate-Ansteuerung zur Optimierung des Schaltverhaltens von IGBTs

Zur Erlangung des akademischen Grades eines

DOKTOR-INGENIEURS

von der KIT-Fakultät für Elektrotechnik und Informationstechnik des Karlsruher Instituts für Technologie (KIT) genehmigte

DISSERTATION

von M.Sc. Fabian Johannes Stamer geb. in: Pforzheim

Tag der mündlichen Prüfung: Hauptreferent: Korreferent: 22. März 2021 Prof. Dr.-Ing. Marc Hiller Prof. Dr.-Ing. Hans-Günter Eckel (Universität Rostock)

Inhaltsverzeichnis

1	Motivation der Arbeit	1
	1.1 Problemstellung	2
	1.2 Zielsetzung und Aufgabenstellung	4
	1.3 Aufbau der Arbeit	5
2	Grundlagen moderner Leistungshalbleiter	7
	2.1 Von der Dotierung zum pn-Übergang	7
	2.2 Grundprinzip eines MOSFET	13
	2.3 Grundprinzip eines IGBT	15
	2.3.1 Bauformen von IGBTs	7
	2.3.2 IGBT mit Trench-Gate	20
	2.4 Ersatzschaltbild eines IGBT	21
	2.5 Statische Eigenschaften eines IGBT - Durchlassverhalten 2	23
	2.5.1 Ausgangskennlinienfeld eines IGBT	25
	2.6 Dynamische Eigenschaften eines IGBT - Schalten induktiver Lasten 2	29
	2.6.1 Einschaltvorgang	31
	2.6.2 Ausschaltvorgang (Gatestromgesteuert)	35
3	Ansteuerung von Leistungshalbleitern	39
	3.1 Passive Gate-Treiber	41
	3.1.1 Resistive Gate-Treiber	12
	3.1.2 Passive Beschaltung	17
	3.2 Aktive Gate-Treiber	18
	3.2.1 Gesteuerte Treiberschaltungen: open-loop-Treiber	19
	3.2.2. Geregelte Ansteuerungen: closed-loop-Treiber	51
	3.3 Schutz des Leistungshalbleiters	54
	3.3.1 Sicheres Ausschalten eines IGBT	56

4	Intelligenter adaptiver Gate-Treiber 4.1 Funktionsweise des adaptiven Treibers 4.1.1 Einschaltvorgang mit dem adaptiven Treiber 4.1.2 Ausschaltvorgang mit dem adaptiven Treiber 4.2 Design der Schaltung und Inbetriebnahme 4.3 Ausschalten von Kurzschlüssen mit dem adaptiven Gate-Treiber 4.4 Einsparpotential der anfallenden Ansteuerverluste 4.4.1 Konventionell aufgebauter Referenztreiber 4.4.2 Berechnung und Vergleich der Ansteuerverluste	61 62 65 72 78 87 90 90 91		
5	Versuchs- und Messaufbau	99 99 103		
6	Analyse des Schaltverhaltens	 115 116 121 122 124 125 128 129 135 138 		
7	Auslegungsbeispiel für einen dreiphasigen Stromrichter	143 147 152		
8	Zusammenfassung und Ausblick	157		
A	Anhang	161		
Symbolverzeichnis				
Al	Abbildungsverzeichnis			
Tabellenverzeichnis 193				
Li	Literaturverzeichnis			

] Motivation der Arbeit

In den vergangenen Jahrzehnten haben sich leistungselektronische Schaltungen zu einem wesentlichen Bestandteil der heutigen Gesellschaft entwickelt. Sie sind zu einem zentralen Element im Alltag der allermeisten Menschen geworden. Bereits auf dem Weg zur Arbeit, ob mit dem Pedelec, der Bahn oder dem Elektrofahrzeug, sind wir auf elektrische Antriebe und leistungselektronische Schaltungen angewiesen. Aber auch in einem Verbrennungsmotor sind inzwischen viele leistungselektronische Hilfsaggregate verbaut, wie beispielsweise bei einem elektrisch angetriebenen und geregelten Turbolader. Zudem befindet sich im meist täglich verwendeten Ladegerät des Laptops oder Smartphones ein Schaltnetzteil. Auch in der Industrie werden kontinuierlich mehr leistungselektronische Schaltungen eingesetzt. Zudem wächst deren Bedeutung bei der Erzeugung elektrischer Energie sowie deren Verteilung und Übertragung durch beispielsweise Hochspannungsgleichstromübertragungsanlagen.

Elektrische Energie hat sich in unserem heutigen Zeitalter zu einem unverzichtbaren Gut entwickelt, welches in Zeiten, in denen das Streben nach Nachhaltigkeit zu einem globalen Ziel geworden ist, so effizient wie möglich eingesetzt werden soll. In der heutigen Zeit, in der ein immer größerer Teil des elektrischen Energiebedarfs durch erneuerbare Energien gedeckt wird, steigen die Anforderungen an die Zuverlässigkeit der darin eingesetzten leistungselektronischen Systeme. Auf der Erzeugerseite sind dies unter anderem Photovoltaikanlagen, Windenergieanlagen oder Wasserkraftwerke, aber auch Speicheranlagen, die beispielsweise auf Redox-Flow-Batterien basieren. Die eingesetzten Stromrichter müssen daher möglichst zuverlässig arbeiten und gleichzeitig sehr effizient sein. Folglich sind wichtige Bestandteile bei der Weiterentwicklung von leistungselektronischen Schaltungen die Erforschung und Entwicklung effizienter Leistungshalbleiter, verbesserter Modulations- und Regelverfahren, effizienter passiver Komponenten und innovativer Stromrichtertopologien.

Einen zentralen Schwerpunkt stellt jedoch die Verbesserung und Weiterentwicklung der eingesetzten Leistungshalbleiter und deren Ansteuerung dar. Innerhalb eines Stromrichters fallen die meisten Verluste in den Halbleitern an. Eine Reduzierung der anfallenden Schaltenergie der Leistungshalbleiter führt daher zur stärksten Reduzierung der Verluste eines Stromrichters. Dadurch werden ein höherer Wirkungsgrad und eine reduzierte Kühlung möglich. Das bedeutet, dass die passiven Komponenten kleiner ausgeführt werden können, was den Bedarf der eingesetzten Ressourcen wie Kupfer oder Aluminium reduziert. Zudem wird während des Betriebs eines Stromrichters aufgrund der höheren energetischen Effizienz weniger elektrische Energie in Wärme umgesetzt und folglich Ressourcen eingespart. Dies führt dazu, dass sowohl bei der Herstellung als auch während des Betriebs des Stromrichters Kosten und Ressourcen eingespart werden können.

In dieser Arbeit wird ein neues intelligentes Ansteuerverfahren vorgestellt und untersucht, welches es ermöglicht, einen Leistungshalbleiter betriebspunktabhängig anzusteuern. Dadurch können die auftretenden Schaltenergien innerhalb des Arbeitsbereichs des Leistungshalbleiters optimiert und die Effizienz insgesamt gesteigert werden.

1.1 Problemstellung

Ein Netz- oder Traktionsstromrichter muss bei einer hohen Anzahl unterschiedlicher Arbeitspunkte sicher und zuverlässig betrieben werden können. So muss beispielsweise ein Stromrichter in einem Elektrofahrzeug oder einer elektrischen Lokomotive sowohl bei sehr tiefen Temperaturen als auch bei der maximal zulässigen Nenntemperatur des Stromrichters stabil arbeiten und sicher funktionieren. Das dies eine besondere Herausforderung darstellen kann, zeigt unter anderem die hohe Ausfallrate der Klimageräte der deutschen Bahn bei hohen Umgebungstemperaturen im Sommer. Ein am Stromnetz angeschlossener Stromrichter muss zusätzlich der besonderen Anforderung einer variablen Netzanschlussspannung und Fehlern im Netz begegnen können. Dies bedeutet, dass der Stromrichter während des Betriebs mit sehr hohen sowie sehr niedrigen Zwischenkreisspannung arbeiten muss.

In der Regel wird ein Leistungshalbleiter mit einem festen Schaltverhalten betrieben. Das bedeutet, dass der Gate-Treiber den Leistungshalbleiter in jedem Betriebspunkt mit demselben Steuerverhalten ansteuert. Daraus ergibt sich, dass das Schaltverhalten so eingestellt sein muss, dass der Stromrichter auch im ungünstigsten Betriebsfall fehlerfrei arbeitet. Ein kalter Halbleiter weist die Eigenschaft auf, intrinsisch sehr viel schneller zu schalten als ein heißer Halbleiter. Aufgrund dieses physikalisch bedingten Verhaltens ist das daraus resultierende Schaltverhalten eines Leistungshalbleiters nicht für alle Betriebspunkte gleichzeitig optimal eingestellt.

Bei der Auslegung des Schaltverhaltens ist zu beachten, dass im Aufbau des Stromrichters parasitäre Induktivitäten auftreten. Diese führen zu Überspannungen am Halbleiter während des Schaltmoments. Dabei ist die Höhe der Überspannung unter anderem von der Schaltgeschwindigkeit des Leistungshalbleiters abhängig. Da ein Leistungshalbleiter intrinsisch am schnellsten bei tiefen Temperaturen schaltet, ist die auftretende Überspannung hier auch am größten. Um den Leistungshalbleiter nicht zu zerstören, dürfen die Überspannungen in Abhängigkeit von der anliegenden Zwischenkreisspannung nicht zu groß werden. Auch die Überstromspitze, welche beim Einschalten eines Silizium-Leistungshalbleiters (Abschalten einer Si-Diode) in einem Stromrichter an induktiver Last entsteht, wird durch dessen Schaltgeschwindigkeit beeinflusst.

Das Ausschaltverhalten eines Leistungshalbleiters muss vor diesem Hintergrund für den folgenden ungünstigsten Betriebspunkt ausgelegt werden: Der Betrieb bei der höchsten Zwischenkreisspannung und der gleichzeitig niedrigsten Temperatur. Das Problem welches sich daraus ergibt ist, dass sich bei konventionellen Gate-Ansteuerungen für den gesamten restlichen Betriebsbereich des Leistungshalbleiters ein von dieser Auslegung abhängiges Schaltverhalten einstellt. Dieses ist für die restlichen Betriebspunkte, beispielsweise in Bezug auf die anfallenden Schaltenergien, nicht ideal. Das Problem in diesem Zusammenhang ist zudem, das sich der Stromrichter in den für die Auslegung relevanten Betriebspunkten nur äußerst selten und dann auch nur für eine begrenzte Zeit befindet. So wird sich ein kalter Stromrichter aufgrund der anfallenden Verluste schnell selbst erwärmen und die Leistungshalbleiter eine typische Betriebstemperatur annehmen. Aber auch Fehler im Netz, die eine kurzzeitige Erhöhung der Zwischenkreisspannung erfordern, treten nur sehr selten und für eine begrenzte Zeit auf. Es existieren neben Gate-Ansteuerungen mit einem festen Ansteuerverhalten unterschiedliche Ansätze, um das Schaltverhalten dynamisch an die möglichen Betriebsbedingungen anzupassen. Die in der Literatur vorgeschlagenen Treiberschaltungen sind mitunter sehr komplex und teuer in der Herstellung. Gleichzeitig bieten diese jedoch verschiedene betriebspunktabhängige Einflussmöglichkeiten auf das Schaltverhalten des angesteuerten Leistungshalbleiters.

1.2 Zielsetzung und Aufgabenstellung

In dieser Arbeit soll eine intelligente Ansteuerschaltung für einen Leistungshalbleiter entwickelt und untersucht werden. Der Gate-Treiber muss den Halbleiter sicher Ein- sowie Ausschalten können. Die Schalteigenschaften des Leistungshalbleiters sollen möglichst dynamisch angepasst werden. So soll während des Betriebs auf sich wechselnde Betriebsbedingungen prädiktiv reagiert werden können. Dies kann eine Variation der Zwischenkreisspannung sein oder aber eine Veränderung der Halbleitertemperatur. Dabei muss der Betrieb jeweils bis zum doppelten Nennstrom des Leistungshalbleiters möglich sein. Eine besondere Herausforderung besteht darin, möglichst wenige Bauteile einzusetzen und den Treiber insgesamt kostengünstig aufzubauen.

Anschließend soll eine Messumgebung geschaffen werden, mithilfe derer die entwickelte Gate-Treiber-Schaltung einerseits vermessen, andererseits auch mit alternativen Gate-Treiber-Schaltungen verglichen werden kann. Dabei werden folgende Anforderungen an die Messumgebung gestellt:

- Reproduzierbare Messbedingungen
- Einstellbare Temperatur des Prüflings
- Standardisierter Messablauf
- Ausgelegt für gesamten Strom- und Spannungsmessbereich

Die Ergebnisse der Messungen sollen eine belastbare Aussage darüber ermöglichen, welchen Einfluss der Gate-Treiber auf die auftretenden Schaltenergien, Überspannungen und Überströme des Leistungshalbleiters während der Schaltvorgänge hat. Zudem muss untersucht werden wie sich der Treiber bei schwankenden Parametern des angesteuerten Leistungshalbleiters verhält. Darüber hinaus ist es für einen sicheren Betrieb essentiell, ob Fehlerströme sicher und zuverlässig abgeschaltet werden können, ohne dass der Leistungshalbleiter dadurch beschädigt oder zerstört wird.

1.3 Aufbau der Arbeit

Anhand von Abbildung 1.1 soll der Aufbau der Arbeit veranschaulicht werden. Im Anschluss an diese Einleitung folgen zunächst die theoretischen Grundlagen. Dabei werden zum einen der Insulated Gate Bipolar Transistor (IGBT) und dessen elektrische Eigenschaften eingeführt, um ein grundlegendes Verständnis über die Funktionsweise und die physikalischen Zusammenhänge bei der Ansteuerung eines IGBT zu vermitteln. Zum anderen wird ein Überblick über bekannte Ansteuerverfahren für Leistungshalbeiter gegeben. Daran anknüpfend wird der im Rahmen dieser Arbeit entwickelte prädiktive, adaptive Gate-Treiber vorgestellt. Dabei werden die theoretische Funktionsweise und die entwickelten Betriebsstrategien erläutert sowie das analytisch berechnete und damit quantitativ mögliche Einsparpotential der Ansteuerverluste bestimmt.

Danach werden die Ergebnisse der praktischen Untersuchung der entwickelten adaptiven Gate-Treiber-Schaltung und deren Einsatzmöglichkeiten vorgestellt. Dazu wird zuerst das Messverfahren der Doppelpulsmessung beschrieben und der im Rahmen dieser Arbeit aufgebaute Messplatz vorgestellt. Mithilfe des Messplatzes können vergleichbare Messungen durchgeführt werden und so die Messergebnisse des adaptiven Gate-Treibers mit den Messergebnissen eines resistiven Gate-Treibers verglichen werden.

Es folgt die Darstellung der Messergebnisse, anhand derer gezeigt wird, dass der entwickelte adaptive Gate-Treiber das Schaltverhalten des angesteuerten IGBT vielfältig beeinflussen kann. Darüber hinaus werden Messergebnisse präsentiert, welche verdeutlichen, dass der adaptive Gate-Treiber unempfindlich gegenüber Parameterschwankungen des angeschlossenen IGBT ist und die entwickelte Strategie für den Umgang mit Fehlern sicher funktioniert.

Im weiteren Verlauf der Arbeit werden auf Basis der Messergebnisse die anfallenden Verluste innerhalb eines Stromrichters berechnet und gezeigt, dass durch den Einsatz des vorgestellten adaptiven Gate-Treibers eine erhebliche Steigerung des Wirkungsgrads ermöglicht wird. Abschließend werden die Ergebnisse dieser Arbeit zusammengefasst und ein Ausblick auf weitere mögliche Forschungsschwerpunkte gegeben.



Abbildung 1.1: Übersicht über die Struktur und inhaltliche Aufteilung der vorliegenden Arbeit in chronologischer Reihenfolge.

2

Grundlagen moderner Leistungshalbleiter

In diesem Kapitel werden die physikalischen Grundlagen von Leistungshalbleitern erläutert, welche zum Verständnis der Funktionsweise eines Leistungshalbleiters notwendig sind. Hierfür sind neben einer kurzen Einführung der Dotierung von Halbleitern und der Beschreibung des pn-Übergangs verschiedene IGBT Generationen aufgelistet. Anschließend wird ein Ersatzschaltbild (ESB) für einen IGBT eingeführt. Es folgt eine Analyse des statischen und des dynamischen Verhaltens beim Schalten einer induktiven Last. Ein wesentlicher Schwerpunkt dieses Kapitels ist die mathematische Beschreibung eines Schaltvorgangs. Darüber hinaus wird gezeigt, welche Zusammenhänge beim Ein- sowie Ausschalten des IGBT existieren und wie die Schaltvorgänge beeinflusst werden können.

2.1 Von der Dotierung zum pn-Übergang

Das Bändermodell [1] dient als Basis zur Unterteilung von Elementen und Materialien in Leiter, Isolatoren und Halbleiter. Es beschreibt die Energieniveaus der vorhandenen Elektronen in Festkörpern sowie Kristallen. Relevant für das Verständnis eines Leistungshalbleiters ist die Unterteilung der Elektronen in freie Elektronen im sogenannten Leitungsband und gebundenen Elektronen in der Kristallstruktur. Im Folgenden sollen nur die für die Funktion von Leistungshalbleitern nötigen Zusammenhänge kurz erläutert werden. Es werden in dieser Arbeit Leistungshalbleiter aus Silizium (Si) betrachtet, da diese zum aktuellen Zeitpunkt den größten Marktanteil einnehmen und das Einsparpotential bei den anfallenden Schaltenergien hier besonders groß ist. Des Weiteren wird der Schwerpunkt auf Bauelemente mit einem n-Kanal gelegt, da bei dieser Ausführung die Ladungsträgerbeweglichkeit höher ist als bei Bauelementen mit einem p-Kanal [2]. Leistungshalbleiter aus Halbleitermaterialien wie beispielsweise Siliciumcarbid (SiC) oder Galliumnitrid (GaN) werden nicht näher betrachtet.

Ausgehend vom Schalenmodell [3] handelt es sich bei Si um ein vierwertiges Element, es besitzt folglich vier Elektronen in seiner äußeren Schale (Valenzelektronen). Diese Valenzelektronen können jeweils eine Bindung mit einem der Nachbaratome eingehen. Im hochreinen Siliziumkristall gehen alle vier Valenzelektronen der einzelnen Atome eine Bindung mit den Nachbaratomen ein. Somit ist im Siliziumkristall die äußere Schale voll besetzt (insgesamt 8 Elektronen). Die elektrische Leitfähigkeit von hochreinem Silizium ist folglich gering (ca.: $150 \frac{k\Omega}{cm}$). Durch das Dotieren eines Halbleiters können jedoch freie Ladungsträger gezielt in das Halbleitermaterial eingebracht werden. Dabei wird zwischen der p-Dotierung und der n-Dotierung unterschieden.



Abbildung 2.1: Si-Gitterstruktur nach [4]: Auf der linken Seite Dotierung mit einem dreiwertigen Akzeptor-Atom (Bor) und auf der rechten Seite mit einem fünfwertigen Donator-Atom (Phosphor).

Bei der p-Dotierung werden einzelne der vierwertigen Si-Atome durch dreiwertige Atome ersetzt (Akzeptoren). Dadurch werden frei bewegliche positive Ladungsträger in das Halbleitermaterial eingebracht. Solche Elemente können Indium (In) oder Bor (B) sein, wie in Abbildung 2.1 links dargestellt. Dreiwertige Elemente verfügen zur Atombindung über drei freie Elektronen in der äußeren Schale. Wird ein solches Element in den Siliziumkristall eingebracht, kann eines der Außenelektronen der umliegenden Si-Atome keine Elektronenbindung eingehen. Es entsteht eine Fehlstelle in der Gitterstruktur. Das fehlende Elektron wird als Defektelektron bezeichnet. Die daraus resultierende positive Ladung des dotierten Atoms wird auch Loch genannt. Ein frei bewegliches Elektron kann ein solches Loch jederzeit besetzen. Wird an den Halbleiter eine Spannung angelegt, löst sich aus einer benachbarten Atombindung ein frei bewegliches Elektron und tritt an die Stelle des Lochs. An der Herkunftsstelle des Elektrons entsteht dann wiederum ein Loch. Somit ...wandert" das Loch und trägt dadurch zum Ladungstransport (Stromfluss) bei, weshalb Löcher auch als positive Ladungsträger bezeichnet werden.

Bei der n-Dotierung (frei bewegliche negative Ladungsträger) hingegen wird das Silizium mit einem fünfwertigen Halbleitermaterial (Donatoren), wie beispielsweise Phosphor (P) oder Arsen (As), dotiert. Einzelne vierwertige Silizium-Atome werden durch Atome mit fünf zur Atombindung zur Verfügung stehenden Außenelektronen ersetzt (siehe Abbildung 2.1 rechts). In der direkten Umgebung des Donator-Atoms stehen nur vierwertige Silizium-Atome zur Bindung zur Verfügung. Somit kann das fünfwertige Element nur vier Atombindungen eingehen und es verbleibt ein frei bewegliches Elektron in der äußeren Schale. Die auf diese Weise erzeugten freien Ladungsträger ermöglichen durch Anlegen einer Spannung an das Halbleitermaterial ebenfalls einen Ladungstransport (Stromfluss).

Wird eine Spannung an den Halbleiter angelegt ist die Bewegungsrichtung der Löcher derer der Elektronen entgegengesetzt. Die Elektronen bewegen sich zum Minuspol und die Löcher zum Pluspol. Beide Ladungsarten tragen zum Gesamtstromfluss bei. Die Richtung des Gesamtstroms wird in dieser Arbeit von Plus nach Minus definiert und entspricht der technischen Zählpfeilkonvention.

Wird p-dotiertes und n-dotiertes Halbleitermaterial miteinander in Kontakt gebracht, bildet sich ein pn-Übergang an der Grenzfläche aus. Dieser Übergang stellt eines der wichtigsten Grundelemente eines Halbleiters dar. Ein pn-Übergang zeichnet sich dadurch aus, dass der Stromfluss nur in eine Richtung möglich ist.

In Abbildung 2.2 a) ist ein pn-Übergang ohne von außen angelegte Spannung dargestellt. Im p-Gebiet sind die Löcher jeweils mit einem negativ geladenen Akzeptor verbunden und es herrscht Ladungs-Neutralität. Im n-Gebiet sind entsprechend die Elektronen mit einem positiv geladenen Donator verbunden und es besteht ebenfalls Ladungs-Neutralität. Im Bereich der Grenzfläche zwischen n- und p-Gebiet kommt es aufgrund von Diffusionsströmen zu Ladungsträgerverschiebungen. Die Löcher im Grenzgebiet wandern in das n-Gebiet, wo sie rekombinieren. Im p-Gebiet hinterlassen sie die negativ geladenen Akzeptoren, siehe auch Abbildung 2.2 c).



Abbildung 2.2: a) pn-Übergang ohne von außen angelegte Spannung (stromloser pn-Übergang), b) pn-Übergang mit externer angeschlossener Spannungsquelle in Sperrichtung, c) pn-Übergang mit externer angeschlossener Spannungsquelle in Durchlassrichtung gepolt nach [2, 4]. Ebenso diffundieren und rekombinieren Elektronen aus dem n-Gebiet in das p-Gebiet und hinterlassen positiv geladene Donatoren im n-Gebiet. Es kommt folglich zur Bildung eines elektrischen Feldes an der Grenzfläche. Auf die noch vorhandenen freien Ladungsträger im Bereich des pn-Übergangs wird durch das elektrische Feld eine Kraft ausgeübt. Diese Kraft ist der Bewegungsrichtung der freien Ladungsträger aufgrund der Diffusionsbewegung entgegengesetzt. Es stellt sich zwischen beiden Mechanismen ein Gleichgewicht ein, was dazu führt, dass es im Bereich der Kontaktfläche zwischen dem p- und n-dotierten Halbleitermaterial zur Verarmung an freien Ladungsträgern kommt. Es bildet sich eine hochohmige Sperrschicht aus, diese wird auch als Raumladungszone bezeichnet.



Abbildung 2.3: a) pn-Übergang mit Raumladungszone und angrenzenden ladungsneutralen p- und n-Gebieten, b) dazugehöriger Dotierungsgrad mit Akzeptoren N_A und Donatoren N_D, c) Verlauf der Raumladungsdichte ρ und d) Verlauf des elektrischen Feldes in Anlehnung an [2, 5] bei einem spannungslosen pn-Übergang.

Der Feldstärkeverlauf innerhalb des Halbleiters wird durch dessen Dotierung beeinflusst, siehe dazu Abbildung 2.3. Bei einem einfachen pn-Übergang mit nur geringfügig unterschiedlicher Dotierung zwischen p- und n-Dotierung (Abbildung 2.3 b)) bildet sich ein dreiecksförmiger Verlauf des elektrischen Feldes aus, siehe Abbildung 2.3 d). Außerhalb der Raumladungszone herrscht ein Ladungsträgergleichgewicht, die Raumladungsdichte ist dort null, siehe Abbildung 2.3 c). Der Verlauf der Feldstärke innerhalb des p- sowie n-Gebietes wird nach [2] wie folgt definiert:

$$E(w) = \begin{cases} -\frac{q}{\varepsilon_0 \cdot \varepsilon_r} \cdot \mathbf{N}_{\mathbf{A}} \cdot (w - w_{\mathbf{p}}) & w_{\mathbf{p}} < w < 0\\ -\frac{q}{\varepsilon_0 \cdot \varepsilon_r} \cdot \mathbf{N}_{\mathbf{D}} \cdot (w_{\mathbf{n}} - w) & 0 < w < w_{\mathbf{n}} \end{cases}$$
(2.1)

Die Weite der Raumladungszone wird durch deren Eindringtiefe in das p-Gebiet (w_p) und n-Gebiet (w_n) definiert:

$$w_{\rm RLZ} = \left| w_{\rm n} - w_{\rm p} \right| \tag{2.2}$$

In Abbildung 2.3 b) ist wie bereits angesprochen der Dotierungsgrad schematisch dargestellt, darunter der Verlauf des elektrischen Feldes, Abbildung 2.3 c). Es ist zu erkennen, dass bei stärkerer Dotierung der Gradient des elektrischen Felds steiler verläuft und die Eindringtiefe in das Halbleitermaterial ausgehend vom pn-Übergangen geringer ausfällt. Prinzipiell baut sich das elektrische Feld innerhalb eines Gebietet mit gleicher Dotierung linear ab.

In Abbildung 2.2 c) ist ein pn-Übergang abgebildet, an welchen eine äußere Spannung in Durchlassrichtung angelegt ist. Das elektrische Feld der äußeren Spannung ist dem elektrischen Feld, welches durch den Diffusionsvorgang am pn-Übergang hervorgerufen wird, entgegengesetzt gerichtet. Die äußere Spannung verkleinert folglich das daraus resultierende elektrische Feld. Sobald das Feld gleich null ist, ist die Raumladungszone abgebaut und der pn-Übergang verliert seine isolierende Wirkung. Nun kann ein Strom über den pn-Übergang fließen [5].

Wird die angelegte elektrische Spannung umgepolt, befindet sich der pn-Übergang in Sperrrichtung, siehe Abbildung 2.2 b). Das durch die angelegte Spannung resultierende elektrische Feld der äußeren Spannung zeigt in dieselbe Richtung, wie das durch den Diffusionsvorgang hervorgerufene elektrische Feld [4]. Als Folge erhöht sich die resultierende gesamte Feldstärke und die Ausdehnung der Raumladungszone nimmt zu. Wird die Durchbruchspannung des pn-Übergangs $U_{\rm BR}$ nicht überschritten, kommt es zu keinem wesentlichen Stromfluss über den pn-Übergang.

Die Durchbruchspannung wird mit Gleichung 2.3 definiert [2].

$$U_{\rm BR} = -\int_0^{w_{\rm RLZ}} E(w)dw = -\frac{1}{2} \cdot \left(\frac{8}{C'}\right)^{0.25} \cdot \left(\frac{q \cdot N_{\rm D}}{\varepsilon_0 \cdot \varepsilon_r}\right)^{-0.75}$$
(2.3)

Diese Spannung wird erheblich durch die gewählte Konzentration der freien Ladungsträger, also der Höhe der Dotierung des Halbleitermaterials bestimmt. Je stärker der Halbleiter dotiert wird, desto kleiner wird die Durchbruchspannung [2]. Eine schwache Dotierung ermöglicht demnach eine hohe Spannungsfestigkeit [5]. Eine starke Dotierung ermöglicht jedoch eine hohe Stromtragfähigkeit des Halbleiters. Dies stellt bei der Auslegung der Dotierung für Leistungsanwendungen einen Konflikt dar. Hierbei sind hohe Sperrspannungen bei einem gleichzeitig kleinen Durchlasswiderstand erforderlich.

Um bei stark dotierten Halbleitern die Durchbruchspannung zu vergrößern, kann eine intrinsische (in der Regel schwach n-dotierte) Schicht zwischen die p- und n-Schicht eingebracht werden. In der dadurch entstandenen pin-Struktur bildet sich, verglichen mit einem pn-Übergang ohne zusätzliche intrinsische Schicht, nach Anlegen einer Spannung in Sperrrichtung eine räumlich weiter ausgedehnte Raumladungszone w_{RLZ} aus.

Eine solche pin-Struktur wird zur Erhöhung des Sperrvermögens von Leistungstransistoren wie beispielsweise dem IGBT oder Metal Oxide Semiconductor Field Effect Transistor (MOSFET) eingesetzt [4, 5]. Neben dem pn-Übergang ist für die Funktionsweise eines IGBT auch das Wirkprinzip eines MOSFET von zentraler Bedeutung. Dieses wird im folgenden Abschnitt erläutert.

2.2 Grundprinzip eines MOSFET

Bei einem MOSFET handelt es sich um ein unipolares Bauelement. Dies bedeutet, dass am Ladungsträgertransport im Falle eines n-Kanal MOSFET nur Elektronen beteiligt sind. Zur Herstellung eines MOSFET werden in einen p-dotierten Halbleitermaterial n-dotierte Wannen eingebracht, siehe Abbildung 2.4 a). Diese bilden die Kontakte Drain (D) und Source (S). Auf der Oberfläche des Substrats wird eine isolierende Oxid-Schicht aufgebracht, auf welcher wiederum der Kontakt für das Gate (G) angebracht ist.

In Abbildung 2.4 a) ist keine äußere Spannung an den MOSFET angelegt. Dies hat zur Folge, dass sich an den beiden pn-Übergängen die Raumladungszonen J_S und J_D ausbilden. Wird eine positive Spannung U_{DS} zwischen Drain und Source angeschlossen, baut die Raumladungszone J_S ab, da dieser pn-Übergang in Durchlassrichtung gepolt ist. Der rechte pn-Übergang ist hingegen in Sperrrichtung gepolt und die Raumladungszone J_D sperrt die angelegte positive Spannung U_{DS} . Da der Gate-Anschluss isolierend gegenüber dem Substrat angeordnet ist, wirkt der Aufbau wie ein Platten-Kondensator. Durch Anlegen einer Spannung zwischen Gate und Source bildet sich ein elektrisches Feld E im Substrat aus. In Abhängigkeit von der Feldstärke reichern sich Elektronen unterhalb der Gate-Elektrode an, siehe Abbildung 2.4 b).

Ist die Feldstärke ausreichend hoch, bildet sich ein leitfähiger Kanal aus freien Elektronen unterhalb des Gates und verbindet damit die n-dotierte Drainund Source-Wanne [4]. Somit wird ein Stromfluss zwischen Drain und Source ermöglicht. Da sich die elektrische Feldstärke über dem Kanalgebiet durch die Höhe der Spannung zwischen Gate und Source beeinflussen lässt, kann die elektrische Leitfähigkeit eines MOSFET mit dieser Spannung gesteuert werden.



Abbildung 2.4: a) Prinzipieller Aufbau eines MOSFET ohne angelegte äußere Spannung und b) Ladungsträgertransport über den ausgebildeten Kanal bei $U_{\rm DS} > U_{\rm th}$ in Anlehnung an [5]

Der Durchlasswiderstand eines eingeschalteten MOSFET ist nach Gleichung 2.4 direkt von dessen Durchbruchspannung U_{BR} und einer Materialkonstanten k abhängig [6]. Um hohe Sperrspannungen zu erreichen wird wie im Abschnitt zuvor erläutert, eine schwach dotierte Schicht zwischen Drain und Source eingebracht, vergleichbar mit einer pin-Diode [2].

$$R_{\rm DS,on} = \mathbf{k} \cdot U_{\rm BR}^{1,3...2,6} \tag{2.4}$$

Mit steigender Durchbruchspannung steigt auch der Durchlasswiderstand exponentiell an, weshalb ein Si-MOSFET nur bis zu Spannungen von etwa 650V hergestellt und eingesetzt werden. Der Vorteil des unipolaren Ladungsträgertransportes besteht insbesondere darin, dass es zu keinen Ladungsträger-Speichereffekten innerhalb des Halbleitermaterials kommt. Dadurch lassen sich im Schaltbetrieb sehr kurze Schaltzeiten erreichen.

2.3 Grundprinzip eines IGBT

Bei einem IGBT handelt es sich wie beim MOSFET um ein spannungsgesteuertes Bauelement, jedoch tragen hier beide Ladungsträgerarten (Elektronen und Löcher) zum Ladungsträgertransport bei. Daher gehört der IGBT zu den bipolaren Bauelementen. Der prinzipielle Aufbau eines IGBT ist in Abbildung 2.5 a) zu sehen. Der Aufbau ist dem eines MOSFET sehr ähnlich. Der wesentliche Unterschied liegt in der am Kollektor zusätzlich eingebrachten p-dotierten Schicht. Die Spannungsschwelle, ab welcher ein IGBT leitfähig wird, nennt sich analog zum MOSFET Threshold-Spannung U_{th} . Die Steuerspannung U_{GE} wird zwischen dem Gate- und dem Emitter-Anschluss des IGBT angelegt. Liegt eine ausreichend große positive Spannung U_{GE} an, bildet sich ein leitfähiger horizontal verlaufender n-Kanal in der p-Wanne unter dem Emitter aus. Dies ist vergleichbar zur Kanalbildung bei Metal Insulator Semiconductor (MIS)-Feldeffekttransistoren [4].

Nachdem sich der Kanal geöffnet hat und ein Ladungsträgertransport möglich ist, werden Elektronen (Majoritätsladungsträger) durch diesen Kanal transportiert. Die Elektronen gelangen durch den Kanal in die Epitaxieschicht, dem n^- Substrat des IGBT. Dort kommt es daraufhin zum Abbau der Raumladungszone am kollektorseitigen pn-Übergang J_K. Der dadurch leitfähige pn-Übergang J_K injiziert Minoritätsladungsträger (Löcher) in das n^- Substrat. Infolgedessen wird die Raumladungszone am pn-Übergang des Emitters J_E abgebaut und dieser wird ebenfalls leitfähig. Es kommt somit zum Löcherstrom j_p (Minoritätsladungsträgerstrom) vom Kollektor zum Emitter.

Der Ladungsträgertransport des IGBT erfolgt sowohl mit Majoritätsladungsträgern als auch Minoritätsladungsträgern. Diese Ladungsträger erzeugen im n^- Substrat eine Diffusionsladung, welche die effektive Dotierdichte erhöht und somit auch die Leitfähigkeit des IGBT steigert [4]. Mithilfe des Emitterwirkungsgrades γ kann der Anteil des Löcherstroms j_p im Verhältnis zum Elektronenstrom j_n beschrieben und eingestellt werden und es gilt nach [2] für einen IGBT mit p-Emitter:

$$\gamma = \frac{j_{\rm p}}{j_{\rm n} + j_{\rm p}} = \frac{j_{\rm p}}{j} = \frac{j - j_{\rm n}}{j} \tag{2.5}$$

wobei der Gesamtstrom durch den IGBT definiert wird als:

$$j = j_{\rm p} + j_{\rm n} \tag{2.6}$$

Bei der Herstellung eines IGBT kann Einfluss auf den Emitterwirkungsgrad genommen (siehe dazu [2]) und so dessen Eigenschaften beeinflusst werden.



Abbildung 2.5: a) Schematischer Aufbau eines Punch-Through (PT) IGBT, b) Ladungsträgertransportwege innerhalb eines PT-IGBT

Ein großer Emitterwirkungsgrad sorgt dafür, dass sich im Substrat sehr viele Ladungsträger ansammeln und somit die Leitfähigkeit erhöht wird. Ein kleiner Emitterwirkungsgrad hingegen führt zu weniger freien Ladungsträgern und somit zu einer im direkten Vergleich geringeren Leitfähigkeit. Wird der IGBT abgeschaltet, werden die Ladungsträger ausgeräumt. Dies geschieht zu Beginn durch den noch fließenden Laststrom. Zudem führen Rekombination und der Tailstrom zum Abtransport der verbleibenden freien Ladungsträger [7]. Der Vorteil von wenigen freien Ladungsträgern besteht darin, dass diese schnell abgebaut werden können. Ein solches Verhalten wird beispielsweise bei schnellen Schaltdioden oder schnell schaltenden IGBTs gefordert.

Wie bereits in Abschnitt 2.2 aufgezeigt, eignen sich Si-MOSFETs aufgrund des mit der Blockierspannung exponentiell ansteigenden Durchlasswiderstands lediglich für Spannungen bis etwa 650 V. Darüber hinaus ist ein IGBT aufgrund seines bipolaren Ladungsträgertransports und der Ladungsträgermodulation innerhalb des Substrats dem Si-MOSFETs überlegen. Die aktuellen Entwicklungen in der Wide-Band-Gap-Halbleiter-Forschung könnten die bislang bestehenden Nachteile gegenüber IGBTs in diesem Bereich in Zukunft ausgleichen. So weisen 1200 V SiC-MOSFETs bei vergleichbarem Nennstrom neben den stark reduzierten Schaltverlusten vergleichbare Durchlassverluste gegenüber IGBTs auf.

2.3.1 Bauformen von IGBTs

Leistungs-IGBTs können in zwei grundlegende Aufbau-Konzepte unterteilt werden, den sogenannten Punch-Through-Aufbau und den Non-Punch-Through (NPT)-Aufbau [8]. Der Unterschied liegt in der Steuerung der Feldstärke-Kurve im Sperrbetrieb des IGBT. Das erste Aufbaukonzept eines IGBT ist das PT-Konzept (siehe Abbildung 2.6). Hierbei wird der IGBT auf Basis eines p^+ Substrats aufgebaut. Die durch Epitaxie eingebrachten n^+ und n^- Gebiete bauen das angelegte elektrische Feld ab. Dabei baut die hoch dotierte n^+ Zone den Großteil des elektrischen Feldes ab. Es kommt zu einem trapezförmigen Feldverlauf innerhalb des Halbleiters.

Dies hat den Vorteil, dass die n^- Zone schmal ausgeführt werden kann und es aufgrund der daraus resultierenden geringen Sättigungsspannung $U_{CE,sat}$ zu niedrigen Durchlassverlusten kommt. Die Länge innerhalb des Schichtaufbau, in der das elektrische Feld abgebaut wird, ist kürzer als die gesamte Länge des Schichtaufbaus.



Abbildung 2.6: Schematischer Aufbau eines PT-IGBT mit dazugehöriger Verteilung der Feldstärke innerhalb des Schichtaufbaus.

Bei einem NPT-IGBT (Abbildung 2.7) baut die breite, schwach dotierte n^- Epitaxieschicht das elektrische Feld ab. Dadurch kommt es zu einem dreiecksförmigen Verlauf der Feldstärke-Kurve. Um hohe Sperrspannungen zu realisieren, muss diese Zone sehr breit werden, was zu einer Erhöhung der Durchlassspannung $U_{CE,sat}$ führt. Ein Vorteil von NPT-IGBTs ist der



Abbildung 2.7: Schematischer Aufbau eines NPT-IGBT mit dazugehöriger Feldstärkeverteilung auf der rechten Seite.

positive Temperaturkoeffizient, wodurch eine Parallelschaltung einzelner Chips erleichtert wird. Sowohl auf Chipebene als auch bei parallel geschalteten Chips wird durch den positiven Temperaturkoeffizient die Symmetrierung des Stroms erleichtert. Jedoch führt die höhere Sättigungsspannung $U_{CE,sat}$ eines NPT-IGBT im Vergleich zu PT-IGBT zu höheren Durchlassverlusten.

Um die Durchlassverluste zu reduzieren muss bei einem NPT-IGBT die n^- Substratschicht dünner ausgeführt werden. Damit dennoch hohe Sperrspannungen möglich sind, ist eine zusätzliche Schicht notwendig. Ähnlich wie bei einem PT-IGBT wird eine n^+ dotierte Schicht eingebracht. In dieser Schicht wird der Großteil des elektrischen Feldes abgebaut und die Substratschicht kann dünner ausgeführt werden. Der resultierende Schnitt durch den Aufbau und die dazugehörige Feldstärkeverteilung ist in Abbildung 2.8 dargestellt. Diese Variante wird beispielsweise Soft-Punch-Through, Thin-Wafer-Punch-Through, Field Stop oder auch Light Punch Through genannt. Der Verlauf des elektrischen Feldes ist dem aus Abbildung 2.6 sehr ähnlich. Der Unterschied zu einem PT-IGBT liegt in der Dotierung des Substrats. Bei einem PT-IGBT wird p^+ dotiertes Halbleitermaterial eingesetzt und bei einem NPT sowie dessen Weiterentwicklung Soft-Punch-Through (SPT)-IGBT ein n^- dotiertes Halbleitermaterial. Dadurch ist es möglich, den positiven Temperaturkoeffizienten eines NPT-IGBT zu erhalten und dennoch die Durchlassverluste zu reduzieren.



Abbildung 2.8: Schematischer Aufbau eines SPT-IGBT (Feld-Stopp-Technologie) mit dazugehöriger Feldstärkeverteilung [9].

2.3.2 IGBT mit Trench-Gate

Eine weitere Verbesserung stellen IGBTs mit Trench-Gate-Struktur dar, wie auch in [10] näher beschrieben. Diese Struktur ermöglicht es, die Durchlassspannung $U_{CE,sat}$ des IGBT weiter zu reduzieren, sowie die anfallende Ausschaltenergie E_{OFF} zu senken. Darüber hinaus weisen derart aufgebaute IGBTs eine hohe Latch-Up-Stabilität auf und ermöglichen höhere Stromdichten [6, 11, 12]. In Abbildung 2.9 a) ist der schematische Aufbau zu sehen. Ein Trench-Gate bedeutet, dass das Gate nicht planar auf dem IGBT-Substrat aufgebracht wird, sondern senkrecht in die Struktur hineinreicht. Das Gate wird als Graben (Trench) eingebracht und ermöglicht es so, dass sich der Kanal im IGBT in der p-Wanne vertikal ausbildet. Dadurch kann der Durchlasswiderstand $R_{DS,on}$ der MOS-Struktur deutlich verkleinert werden [2] und es ergibt sich für die Kollektor-Emitter-Spannung im gesättigten Zustand des IGBT Gleichung 2.7:

$$U_{\rm CE,sat} = U_{\rm BE} + i_{\rm D} \cdot R_{\rm DS,on} \tag{2.7}$$

Aufgrund der geänderten Form des Gates lässt sich eine einzelne IGBT-Zelle räumlich kleiner aufbauen. Dadurch erhöht sich unter anderem die Gate-Kapazität beträchtlich gegenüber einem planar aufgebauten Gate, was zu erhöhten Ansteuerverlusten innerhalb des Gate-Treibers führt. Der Ladungs-



Abbildung 2.9: a) Schematischer Aufbau eines SPT-IGBT mit Trench-Gate-Struktur b) Ladungsträgertransportweg innerhalb eines SPT-IGBT.

trägertransport innerhalb eines IGBT mit Trench-Gate ist in Abbildung 2.9 b) schematisch eingezeichnet. Wie man im Vergleich zu Abbildung 2.5 b) sehen kann, verläuft der Pfad der Elektronen nun senkrecht durch die Struktur und die Anzahl der Kanäle pro Gate-Kontakt wurde erhöht.

2.4 Ersatzschaltbild eines IGBT

Abbildung 2.10 zeigt den Schnitt durch einen IGBT. Darin sind neben den parasitären Elementen auch der sich bildende n-Kanal-MOSFET und der pnp-Bipolartransistor (BJT) dargestellt. Zudem ist ein parasitärer npn-BJT in rot eingezeichnet. Die Struktur eines modernen IGBT wird folglich durch eine Kombination aus einem MOSFET und zwei Bipolartransistoren gebildet [2, 6]. Betrachtet man Abbildung 2.10 genauer, erkennt man, dass die beiden Bipolartransistoren eine Thyristorstruktur bilden. Bei frühen IGBT-Generationen trat unter ungünstigen Betriebsbedingungen ein sogenannter Latch-Up-Effekte auf, also ein Einrasten wie bei einem Thyristor [14]. Ist der Strom, welcher über den Bahnwiderstand R_w fließt zu groß, sodass der resultierende Spannungsabfall den npn-BJT aufsteuert, kommt es zum Latch-Up. Der Basisstrom des pnp-BJT fließt nun über den npn-BJT und eine Steuerung des IGBT über den MOSFET ist nicht mehr möglich. Dieser Effekt tritt in modernen IGBTs aufgrund optimierter Fertigungsprozesse nicht mehr auf. Durch eine Herabsenkung des



Abbildung 2.10: Ausschnitt eines IGBT-Schichtenmodells in vertikaler Richtung mit relevanten parasitären Elementen gemäß [13].

Widerstandes R_w ist es beispielsweise möglich, den Spannungsabfall zu senken und damit das Einschalten des parasitären npn-BJT zu verhindern. Dies kann mithilfe einer Verkürzung des Bahngebiets erfolgen oder durch eine Erhöhung der Leitfähigkeit, indem das Halbleitermaterial in diesem Bereich stärker dotiert wird.

Da bei modernen IGBTs der Latch-Up Effekt nicht mehr auftritt, wird er in dieser Arbeit vernachlässigt. Somit können die in rot eingezeichneten parasitären Elemente in Abbildung 2.10 außer Acht gelassen werden. Dadurch ergibt sich ein vereinfachtes ESB für einen IGBT, siehe Abbildung 2.11.

Durch Anlegen einer positiven Spannung zwischen Gate und Emitter des IGBT wird dieser angesteuert. In Abbildung 2.11 ist zu sehen, dass hierbei zuerst das Gate des MOSFET angesteuert wird. Der MOSFET wiederum steuert über den Bahnwiderstand $R_{\rm B}$ und dem darüber fließenden Basisstrom $i_{\rm B}$ den Bipolartransistor an.

Die abgebildeten spannungsunabhängigen Kapazitäten sind C_{Dox} , C_{Sox} und C_{M} . Die Kapazität C_{M} bildet sich aus, da der Abstand zwischen Gate- und Source-Schicht des MOSFET wie ein Plattenkondensator mit dem isolierenden



Abbildung 2.11: ESB eines IGBT bestehend aus einem n-Kanal-MOSFET sowie einem pnp-BJT und den parasitären Kapazitäten und Widerständen.

Gateoxid als Dielektrikum wirkt. Die Kapazitäten C_{Sox} und C_{Dox} stehen für weitere zwischen den Halbleiterschichten und der Oxidschicht ausgebildete Kapazitäten.

Zusätzlich bilden sich die variablen Kapazitäten C_{Ddr} , C_{Sdr} , C_{DSdr} und C_{CBdr} aus. Diese sind von den Eigenschaften der jeweiligen Raumladungszone bzw. Verarmungszone (depletion region) (J)) abhängig. Ihr Kapazitätswert wird durch die anliegende Spannung beeinflusst. Die ebenfalls spannungsabhängige Kapazität C_{CE} wird von der angelegten Kollektor-Emitter-Spannung U_{CE} beeinflusst.

2.5 Statische Eigenschaften eines IGBT -Durchlassverhalten

Um das Verhalten eines IGBT beschreiben zu können, wird das Ersatzschaltbild aus Abbildung 2.11 zugrunde gelegt. Die parasitären Elemente können teilweise zusammengefasst oder vernachlässigt werden. Dadurch kann das vereinfachte Ersatzschaltbild eines IGBT aus Abbildung 2.12 aufgestellt werden.

Die Eingangskapazität C_{GE} fasst unter der Voraussetzung, dass C_{Sdr} in der Regel vernachlässigbar ist [15], folgende Elemente zusammen:

$$C_{\rm GS} = C_{\rm GE} \approx C_{\rm M} + C_{\rm Sox} \tag{2.8}$$

 $C_{\rm GD}$ steht für die Rückwirkungskapazität, die sich aus der Reihenschaltung von $C_{\rm Ddr}$ und $C_{\rm Dox}$ ergibt. Ist der Spannungsabfall zwischen Emitter und Basis des pnp-Transistors im Vergleich zum Spannungsabfall zwischen Kollektor und Emitter des IGBT vernachlässigbar klein, entspricht die Kapazität $C_{\rm GD}$ näherungsweise $C_{\rm GC}$ (auch Miller-Kapazität genannt). Diese Voraussetzung ist im Sperrzustand des IGBT erfüllt.

$$C_{\rm GC} \approx C_{\rm GD} = \frac{C_{\rm Ddr} \cdot C_{\rm Dox}}{C_{\rm Ddr} + C_{\rm Dox}}$$
(2.9)

Zur weiteren Beschreibung eines IGBT wird nun Bezug auf das soeben eingeführte vereinfachte ESB aus Abbildung 2.12 genommen. Auf der rechten Seite in Abbildung 2.12 ist das resultierende Schaltsymbol eines IGBT mit den von außen sichtbaren Kapazitäten und Anschlüssen abgebildet.



Abbildung 2.12: Vereinfachtes Ersatzschaltbild eines IGBT links und Schaltsymbol rechts. Im rechten Teil sind zudem die zur Beschreibung des Schaltverhaltens wirksamen Kapazitäten eingezeichnet.

Wird an den IGBT eine positive Gate-Emitter-Spannung angelegt, wird zuerst der MOSFET angesteuert, denn es gilt:

$$U_{\rm GS} = U_{\rm GE} \tag{2.10}$$

Der Drainstrom i_D des MOSFET bildet den Basisstrom des BJT der IGBT Struktur. Näherungsweise gilt im stationären Zustand:

$$i_{\rm D} = i_{\rm B} \tag{2.11}$$

Für den MOSFET lassen sich drei Betriebsbereiche definieren, welche sich alle im ersten Quadranten des Ausgangskennlinienfelds des IGBT aus Abbildung 2.13 befinden:

$$U_{\rm GS} \begin{cases} < U_{\rm GS,th} & \text{Sperrbereich} \\ \ge U_{\rm GS,th} + U_{\rm DS} & \text{ohmscher Bereich} \\ < U_{\rm GS,th} + U_{\rm DS} & \text{Abschnürbereich} \end{cases}$$
(2.12)

Der Drainstrom des MOSFET wiederum lässt sich für die drei Betriebsarten aus Gleichung 2.12 unabhängig voneinander definieren. Für den ohmschen Bereich wird in [4] für kleine Durchlassspannungen eine Vereinfachung des Drainstroms angesetzt. Für diese gilt näherungsweise: $U_{\text{DS}} \ll U_{\text{GS}} - U_{\text{GS,th}}$. Somit ergeben sich für die drei Betriebsbereiche folgende Definitionen des Drainstroms:

$$i_{\rm D} = \begin{cases} 0 & \text{Sperrbereich} \\ \frac{b \cdot \mu_{\rm n} \cdot C_{\rm ox}}{l} \cdot (U_{\rm GS} - U_{\rm GS, th}) \cdot U_{\rm DS} & \text{ohmscher Bereich} \\ \frac{1}{2} \cdot \frac{b \cdot \mu_{\rm n} \cdot C_{\rm ox}}{l} (U_{\rm GS} - U_{\rm GS, th})^2 & \text{Abschnürbereich} \end{cases}$$
(2.13)

Ausgehend von Gleichung 2.13 ist mit Gleichung 2.11 ebenfalls der Basisstrom des pnp-Transistors für die drei Betriebsbereiche definiert. Der Kollektorstrom des Bipolartransistors ist seinerseits abhängig von dessen Basisstrom. Mit dem Verstärkungsfaktor des Bipolartransistors in Basisschaltung α_{pnp} ergibt sich somit nach [2] der Kollektorstrom des pnp-BJTs $i_{C,pnp}$ zu:

$$i_{\rm C,pnp} = \frac{\alpha_{\rm pnp}}{1 - \alpha_{\rm pnp}} \cdot i_{\rm B} \tag{2.14}$$

Des Weiteren ist die Stromverstärkung in Emitterschaltung definiert als:

$$\beta = \frac{\alpha_{\rm pnp}}{1 - \alpha_{\rm pnp}} \tag{2.15}$$

Nach Abbildung 2.12 und Gleichung 2.14 sowie 2.15, ergibt sich für den Kollektorstrom I_C des IGBT:

$$i_{\rm C} = i_{\rm C,pnp} + i_{\rm D} = \frac{\alpha_{\rm pnp}}{1 - \alpha_{\rm pnp}} \cdot i_{\rm B} = \beta \cdot i_{\rm B} + i_{\rm D}$$
(2.16)

Mit Gleichung 2.11 ergibt sich der allgemeine Zusammenhang für den Kollektorstrom des IGBT in Abhängigkeit des Drainstroms des MOSFET zu:

$$i_{\rm C} = (\beta + 1) \cdot i_{\rm D} \tag{2.17}$$

2.5.1 Ausgangskennlinienfeld eines IGBT

Die drei stationären Zustände, welche der IGBT annehmen kann, werden definiert als Durchlassbetrieb in Vorwärts- oder Rückwärtsrichtung, sowie dem Sperrbetrieb in Vorwärtsrichtung. Ausgehend davon, dass ein IGBT mit einer antiparallelen Freilaufdiode (Inversdiode) beschaltet wird, ergibt sich das in Abbildung 2.13 gezeigte Ausgangskennlinienfeld. Ohne eine Beschaltung mit einer Freilaufdiode ist der Betrieb im dritten Quadranten ohne Zerstörung des IGBT nur bis zu geringen negativen Spannungen U_{CE} möglich. Das Sperrvermögen eines IGBT ist in Rückwärtsrichtung sehr gering, da der pn-Übergang nur eine sehr kleine Durchbruchspannung aufweist. Das liegt daran, dass ein IGBT in der Regel für den Vorwärtsleitbetrieb optimiert wird. Es kommt bereits bei wenigen 10 V zum Durchbruch.



Abbildung 2.13: Ausgangskennlinienfeld eines IGBT beschaltet mit und ohne antiparalleler Inversdiode. Die Grenze zwischen Sättigungsbereich und aktivem Bereich ist rot gestrichelt.

Erster Quadrant:

$U_{\text{CE}} > 0V\text{, }I_{\text{C}} > 0A\text{, }U_{\text{GE}} > U_{\text{GE,th}}$

Sobald eine Gate-Emitter-Spannung am IGBT anliegt, welche größer ist als dessen Threshold-Spannung $U_{GE,th}$, wird der IGBT leitfähig. Fließt ein positiver Strom über den eingeschalteten IGBT befindet sich dieser im Durchlassbetrieb. Dieser Betrieb ist in Abbildung 2.13 im ersten Quadranten dargestellt. In Abhängigkeit der anliegenden Gate-Emitter-Spannung ergeben sich individuelle Durchlasskurven. Diese Kurven werden in den aktiven Bereich (auch linearer Bereich genannt) und den Sättigungsbereich unterteilt.

Der aktive Bereich der Durchlasskurven wird dadurch charakterisiert, dass die Kurven für eine feste Spannung U_{GE} verhältnismäßig flach verlaufen. Die Kollektor-Emitter-Spannung wird bei einer geringen Zunahme des fließenden Kollektorstroms größer. Der Begriff des aktiven Bereichs beschreibt den Zustand, in welchem der Strom I_C bei einer konstanten Quellenspannung U_{DC} durch die Steuerspannung U_{GE} aktiv beeinflusst werden kann. In der Leistungselektronik spielt der aktive Bereich eine untergeordnete Rolle, da dieser nur während der Schaltvorgänge durchlaufen wird und ein Verweilen in diesem Bereich aufgrund der hohen thermischen Verluste nicht gewünscht ist.

Der zweite Teil des Kennlinienfeldes ist der Sättigungsbereich. In diesem Bereich befindet sich der stationär eingeschaltete IGBT im Normalfall. Hier ist der IGBT derart mit Ladungsträgern überflutetet, dass dessen Kollektorstrom durch die äußere Beschaltung bestimmt wird und nicht wie im aktiven Bereich durch den Halbleiter selbst. Charakteristisch ist der steile Anstieg des Kollektorstroms im Vergleich zur Kollektor-Emitter-Spannung. Die Durchlassspannung bleibt im Sättigungsbereich verhältnismäßig gering und ähnelt in der Form einer Diodendurchlasskennlinie. Ausgehend vom gesättigten Zustand des Halbleiters kann in Gleichung 2.17 der entsprechende Strom des MOSFET aus Gleichung 2.13 eingesetzt werden:

$$i_{\text{C,sat}} = (\beta + 1) \cdot \frac{1}{2} \cdot \frac{b \cdot \mu_{\text{n}} \cdot C_{\text{ox}}}{l} \left(U_{\text{GS}} - U_{\text{GE,th}} \right)^2$$
(2.18)

Die sogenannte Stromsteilheit eines IGBT g_m beschreibt den Zusammenhang zwischen dessen Kollektorstrom und seiner Gate-Emitter-Spannung:

$$g_{\rm m} = \frac{{\rm d}i_{\rm C}}{{\rm d}U_{\rm GS}} \tag{2.19}$$

Die Stromsteilheit g_m ergibt sich durch Einsetzen von Gleichung 2.18 in Gleichung 2.19 und dem Bilden der entsprechenden Ableitung.

$$g_{\rm m} = 2 \cdot (\beta + 1) \cdot \frac{1}{2} \cdot \frac{b \cdot \mu_{\rm n} \cdot C_{\rm ox}}{l} \left(U_{\rm GS} - U_{\rm GE, th} \right)$$
(2.20)

Mit dem Wissen, dass $U_{GS} = U_{GE}$ ist, kann Gleichung 2.20 in Gleichung 2.18 eingesetzt werden und es ergibt sich:

$$i_{\mathrm{C,sat}} = g_{\mathrm{m}} \cdot \left(U_{\mathrm{GE}} - U_{\mathrm{GE,th}} \right) \tag{2.21}$$

Die Stromsteilheit g_m kann demnach auch als Verhältnis aus Kollektorstrom und Gate-Emitter-Spannung beschrieben werden. Durch Umstellen von Gleichung 2.21 wird der Zusammenhang deutlich.

$$g_{\rm m} = \frac{i_{\rm C}}{(U_{\rm GE} - U_{\rm GE, th})} \tag{2.22}$$

Die Stromsteilheit eines IGBT ist temperaturabhängig und nimmt mit steigender Chiptemperatur ab. Dies bedeutet, dass die intrinsische Schaltgeschwindigkeit eines IGBT mit sinkender Temperatur ansteigt.

 $U_{CE} > 0V$, $I_C \approx 0A$, $U_{GE} < U_{GE,th}$

Der zweite stationäre Betriebspunkt im ersten Quadranten ist der Vorwärts-Sperrbetrieb. Die Gate-Emitter-Spannung ist kleiner als die Threshold-Spannung des IGBT. Somit ist der IGBT nicht leitfähig. Es fließt ein vernachlässigbar kleiner Sperrstrom durch den IGBT, der sogenannte Kollektor-Emitter-Reststrom I_{CES} .

Jeder IGBT weist eine maximal zulässige Spannung (die Durchbruchspannung U_{CES}) auf, welche er sicher sperren kann. Wird diese Spannung überschritten, führt der Avalancheeffekt zu einem destruktiven und somit irreversiblen Durchbruch des IGBT [16]. Auf physikalischer Ebene kommt es dabei zum Durchbruch des pnp-Transistors bzw. der Sperrschicht J_E.

Dritter Quadrant:

$U_{CE} < 0V, I_C < 0A$

Mit Ausnahme weniger Sonderbauformen wie beispielsweise dem Reverse-Blocking-IGBT (RB-IGBT) von Fuji, welcher in [D1] sowie [S1] genauer beschrieben wird, ist ein IGBT nur für eine maximale Sperrspannung in Rückwärtsrichtung von etwa 10V ausgelegt [6]. Wird der IGBT ohne eine Inversdiode betrieben, kommt es beim Auftreten von Spannungen $U_{CE} < -10V$ zum Durchbruch der Sperrschicht J_K und der Zerstörung des IGBT. Im Normalfall wird ein IGBT mit einer Inversdiode beschaltet. Das Durchlass- sowie Sperrverhalten im dritten Quadranten von Abbildung 2.13 wird somit durch diese Inversdiode bestimmt.

2.6 Dynamische Eigenschaften eines IGBT -Schalten induktiver Lasten

In Spannungszwischenkreisumrichtern mit Zwischenkreisspannungen von über 600 V werden in der Regel IGBTs eingesetzt. Dabei kann es sich unter anderem um einen Gleichstromwandler (DC/DC-Wandler), ein Schaltnetzteil, einen dreiphasigen Stromrichter am Netz oder auch einen Motorstromrichter handeln. In solchen Anwendungen schaltet der Leistungshalbleiter üblicherweise eine induktive Last (diese besteht beispielsweise aus einer Netzdrossel, einem induktiven Filter oder den Motorinduktivitäten).

Hierbei hat der sogenannte Kommutierungsvorgang eine zentrale Bedeutung. Dieser beschreibt den Wechsel des Leistungshalbleiters vom sperrenden in den leitenden Zustand und umgekehrt [17]. Im Folgenden werden die wesentlichen Aspekte des "hart schaltenden" Betriebs erläutert. Während des Kommutierungsvorgangs liegt hierbei am Halbleiter eine hohe Spannung an, gleichzeitig leitet er einen großen Strom. Folglich treten während der Kommutierung hohe Verlustleistungen auf. Die daraus resultierende Schaltenergie pro Schaltvorgang wird wesentlich durch die Länge des Kommutierungsvorgangs beeinflusst. Somit ist es wünschenswert, einen möglichst schnellen Schaltvorgang zu erreichen. Gleichzeitig muss aber auch darauf geachtet werden, dass die auftretenden Strom- sowie Spannungsspitzen die zulässigen Maximalwerte (Safe Operating Area (SOA)) des Halbleiters nicht überschreiten. Um den Halbleiter während des Kommutierungsvorgangs zu entlasten, existieren Möglichkeiten wie das Zero Current Switching (ZCS) oder auch Zero Voltage Switching (ZVS). Auf diese Verfahren wird in dieser Arbeit jedoch nicht weiter eingegangen.

Für das dynamische Verhalten eines IGBT im "hart schaltenden" Betrieb ist es relevant, welche parasitären Induktivitäten innerhalb des Kommutierungskreises auftreten. Diese werden beispielsweise durch die Verbindungen und Verschraubungen zwischen den eingesetzten Bauteilen verursacht, treten aber auch innerhalb der Zwischenkreiskondensatoren und der Halbleitermodule auf. Weiter beeinflusst die Schaltgeschwindigkeit des Leistungshalbleiters wesentlich das dynamische Verhalten während des Kommutierungsvorgangs. Ausgangspunkt stellt das intrinsische Schaltverhalten, also die durch den physikalischen Aufbau des Halbleiters maximal mögliche Schaltgeschwindigkeit dar. Diese wird durch Umgebungsbedingungen wie der Halbleitertemperatur beeinflusst und ist somit vom aktuellen Betriebspunkt des Halbleiters abhängig. Die effektive Schaltgeschwindigkeit des Halbleiters wird durch den eingesetzten Gate-Treiber und dessen Ansteuercharakteristik bestimmt.

In Abbildung 2.14 ist rechts der typische Strom- und Spannungsverlauf für den Ein- und Ausschaltvorgang eines IGBT mit induktiver Last abgebildet. Links ist der dazugehörige schematische Aufbau inklusive des Gate-Treibers



Abbildung 2.14: Beispielaufbau einer Halbbrücke mit Lastinduktivität und parasitären Induktivitäten auf der linken Seite. Übersicht über einen vereinfachten Schaltvorgang des IGBT mit induktiver Last auf der rechten Seite.

für Transistor TR₂ abgebildet. Neben den Messpunkten für die Kollektor-Emitter-Spannung (blau) und dem Kollektorstrom (orange) sind die durch den Aufbau auftretenden parasitären Induktivitäten (gelb) und Kapazitäten (grün) eingezeichnet. Die parasitären Induktivitäten L_{σ} werden wie bereits angesprochen unter anderem durch die Bonddrähte des Moduls, den Verschienungen des Zwischenkreises, den Schraubkontakten sowie den Anschlüssen der Zwischenkreiskondensatoren hervorgerufen. Die parasitären Kapazitäten C_{σ} können aufgrund der Wicklungsgeometrie der Lastdrossel L_{Last} und dem Modulaufbau auftreten.

Für den Kommutierungsvorgang typisch ist beim Einschalten des Transistors ein auftretender Überstrom $I_{\rm rr}$ und beim Ausschalten eine Überspannung $\Delta U_{\rm CE}$. Die Überstromspitze wird maßgeblich durch die Speicherladung der Freilaufdiode verursacht, kann aber auch zusätzlich durch die parasitären Kapazitäten beeinflusst werden. Die Überspannung beim Ausschalten sowie der weniger relevante Spannungseinbruch beim Einschalten werden durch die induktiven Spannungsabfälle an den parasitären Induktivitäten des Aufbaus hervorgerufen. Im Folgenden werden die Vorgänge und Zusammenhänge der beiden Kommutierungsvorgänge genauer analysiert.

2.6.1 Einschaltvorgang

In Abbildung 2.15 ist der Einschaltvorgang dargestellt, unterteilt in die relevanten Zeitabschnitte. Zum Zeitpunkt t_1 schaltet der zuvor ausgeschaltete Treiber seinen Ausgang auf seine positive Versorgungsspannung um. In der Folge wird der angeschlossene IGBT eingeschaltet.

Einschaltverzögerungszeit: t1 bis t2

Sobald der Treiber eine positive Spannung an das Gate (mit Vorwiderstand) anlegt, wird die Eingangskapazität aufgeladen. Die Gate-Emitter-Spannung steigt an, während der IGBT weiterhin ausgeschaltet bleibt. Diese Einschaltverzugszeit oder auch "Turn-on-delay-time" genannt, lässt sich nach [2] mit Gleichung 2.23 beschreiben.

$$t_{\rm delay} \sim R_{\rm G} \cdot \left(C_{\rm GC} + C_{\rm GE} \right) \tag{2.23}$$

Hier repräsentiert R_G den wirksamen ohmschen Gate-Widerstand.

Stromanstiegsphase: t₂ bis t₃

Sobald die Gate-Emitter-Spannung U_{GE} die Threshold-Spannung $U_{GE,th}$ erreicht, wird der Kanal des MOSFET leitfähig und der IGBT übernimmt den Laststrom. Abbildung 2.12 kann entnommen werden, dass sich der Gatestrom aus dem Strom, welcher die Gate-Emitter-Kapazität und die Gate-Kollektor-Kapazität auflädt, sowie dem idealen MOSFET-Strom I_{MOS} zusammensetzt.

$$i_{\rm G}(t) = C_{\rm GE} \cdot \frac{\mathrm{d}U_{\rm GE}}{\mathrm{d}t} - C_{\rm GC} \cdot \frac{\mathrm{d}(U_{\rm CE} - U_{\rm GE})}{\mathrm{d}t} + i_{\rm MOS}(t)$$
(2.24)

Da es sich im Ersatzschaltbild um einen idealen MOSFET handelt, kann der Strom I_{MOS} zu 0A angenommen werden. Für sehr große Spannungsdifferenzen $U_{CE} - U_{GE}$ kann die Kapazität C_{GC} ebenfalls vernachlässigt werden [4]. Diese Vereinfachung ist zulässig, da der IGBT in dieser Phase noch die komplette Zwischenkreisspannung sperrt und es gilt:



$$i_{\rm G}(t) = C_{\rm GE} \cdot \frac{\mathrm{d}U_{\rm GE}}{\mathrm{d}t} \tag{2.25}$$

Abbildung 2.15: Gemessener Verlauf der Kollektor-Emitter-Spannung (blau) und des Kollektorstroms (orange) sowie der Gate-Emitter-Spannung (grün) für den Einschaltvorgang (IGBT FF1800R17IP5 an induktiver Last). Bei einem Betriebspunkt mit einer Halbleitertemperatur von 125 °C, einer Zwischenkreisspannung von 900 V und 1800 A Laststrom.
Die Stromänderung des Kollektorstroms berechnet sich durch die zeitliche Ableitung von Gleichung 2.21 und es resultiert:

$$\frac{\mathrm{d}i_{\mathrm{C}}}{\mathrm{d}t} = g_{\mathrm{m}} \cdot \frac{\mathrm{d}U_{\mathrm{GE}}}{\mathrm{d}t} - 0 \tag{2.26}$$

Durch Einsetzen von Gleichung 2.25 in 2.26 ergibt sich der Zusammenhang für die Stromänderungsgeschwindigkeit während des Schaltvorgangs zu:

$$\frac{\mathrm{d}i_{\mathrm{C}}}{\mathrm{d}t} = g_{\mathrm{m}} \cdot \frac{i_{\mathrm{G}}(t)}{C_{\mathrm{GE}}} \tag{2.27}$$

Während dieser Phase kann die Stromanstiegsgeschwindigkeit di/dt direkt durch den in das Gate des IGBT fließenden Strom i_G beeinflusst werden. Der Kollektorstrom wächst in dieser Phase streng monoton an. Die Stromänderung di/dt am IGBT führt zu einem induktiven Spannungsabfall an den parasitären Elementen. Dieser Spannungsabfall wirkt in diesem Fall subtraktiv auf die Kollektor-Emitter-Spannung, wodurch es zu einem Spannungseinbruch von U_{CE} kommt, wie in Abbildung 2.15 zwischen t_2 und t_3 zu sehen ist.

Der Kollektorstrom $I_{\rm C}$ übersteigt den momentan fließenden Laststrom $I_{\rm Last}$, denn hervorgerufen durch die parallel zur Lastinduktivität geschaltete Si-Freilaufdiode kommt es zu einer zusätzlichen Rückstromspitze im Kollektorstrom des IGBT. Erst nach Erreichen der Rückstromspitze $I_{\rm rrm}$ beginnt die Freilaufdiode Spannung aufzunehmen und die Spannung $U_{\rm CE}$ über dem IGBT sinkt. Der zusätzliche Strom wird durch freie Ladungsträger (Speicherladung: $Q_{\rm rr}$) in der leitfähigen Diode hervorgerufen, welche abfließen müssen, bevor die Diode Sperrspannung aufnehmen kann. Der Rückstrom berechnet sich nach [6] zu 2.28.

$$I_{\rm rr} = \sqrt{Q_{\rm rr} \cdot \frac{{\rm d}i_{\rm C}}{{\rm d}t}} \tag{2.28}$$

Die Form des Rückstroms und die Höhe der Rückstromspitze $I_{\rm rrm}$ werden dabei durch den Gradienten des Kollektorstroms bestimmt. Das Erreichen der Rückstromspitze markiert das Ende der Stromanstiegsphase.

Spannungsabfall: t₃ bis t₄

In dieser Phase sinkt die Spannung über dem IGBT ab. Die Raumladungszone in der Freilaufdiode wird aufgebaut und die Diode beginnt die Spannung des IGBT zu übernehmen. Anhand des rechten ESB aus Abbildung 2.12 wird ersichtlich, dass eine Änderung der Kollektor-Emitter-Spannung des IGBT dazu führt, dass die Kapazitäten C_{CE} und die sogenannte Miller-Kapazität C_{GC} umgeladen werden müssen. Die Kapazität C_{GC} wächst mit steigender Kollektor-Emitter-Spannung an.

Der Gatestrom i_{G} kann in dieser Phase als näherungsweise konstant angenommen werden. Gleichung 2.24 gilt auch in dieser Phase und der Gatestrom teilt sich wie folgt auf:

$$i_{\rm G}(t) = C_{\rm GE} \cdot \frac{\mathrm{d}U_{\rm GE}}{\mathrm{d}t} - C_{\rm GC} \cdot \frac{\mathrm{d}U_{\rm CE}}{\mathrm{d}t} + C_{\rm GC} \cdot \frac{\mathrm{d}U_{\rm GE}}{\mathrm{d}t} + i_{\rm MOS}$$
(2.29)

Während die Kollektor-Emitter-Spannung sinkt, bleibt die Spannung $u_{GE}(t)$ konstant auf dem sogenannten Miller-Plateau U_{mlp} . Die zeitliche Ableitung von U_{GE} ist somit null. Der Strom I_{MOS} kann auch hier vernachlässigt werden. Der Gatestrom i_G fließt näherungsweise vollständig in die spannungsabhängige Miller-Kapazität C_{GC} .

Da sich der IGBT noch im aktiven Bereich befindet, gilt auch weiterhin für den Kollektorstrom der Zusammenhang aus Gleichung 2.21:

$$i_{\rm C,sat} = g_{\rm m} \cdot \left(U_{\rm GE} - U_{\rm GE,th} \right) \tag{2.30}$$

Die Gate-Emitter-Spannung verweilt während dieser Phase auf dem Miller-Plateau, daher gilt:

$$\frac{\mathrm{d}U_{\mathrm{GE}}}{\mathrm{d}t} = 0 \tag{2.31}$$

Es ergibt sich aus Gleichung 2.29 für die Zeit während des Miller-Plateaus:

$$i_{\rm G}(t) = -C_{\rm GC} \cdot \frac{\mathrm{d}U_{\rm CE}}{\mathrm{d}t} \tag{2.32}$$

Umgestellt nach der Spannungsänderungsgeschwindigkeit der Kollektor-Emitter-Spannung ergibt sich folgender Zusammenhang:

$$\frac{\mathrm{d}U_{\mathrm{CE}}}{\mathrm{d}t} = -\frac{i_{\mathrm{G}}(t)}{C_{\mathrm{GC}}} \tag{2.33}$$

Wie zuvor während der Stromanstiegsphase kann auch hier der Gradient des Spannungsanstiegs direkt durch den Gatestrom eingestellt werden. Die Spannung U_{CE} sinkt nun mit dem Gradienten aus 2.33 bis auf die stromabhängige Durchlassspannung $U_{CE,sat}$ des IGBT ab.

Nachladen der Gate-Kapazität: t₄ bis t₅

Sobald der IGBT seine Durchlassspannung erreicht hat, ändert sich der Wert der Miller-Kapazität C_{GC} nicht weiter. Der Gatestrom fließt nun wieder in die Gate-Emitter-Kapazität C_{GE} (Nachladen der Kapazität) und führt zu einem Anstieg der Gate-Emitter-Spannung. Diese steigt bis zum Zeitpunkt t_5 auf den stationären Wert der positiven Versorgungsspannung des Treibers an. Der IGBT befindet sich nun im gesättigten Zustand und ist vollständig eingeschaltet.

2.6.2 Ausschaltvorgang (Gatestromgesteuert)

In Abbildung 2.16 ist der Ausschaltvorgang eines IGBT detailliert dargestellt. Ebenso wie beim Einschaltvorgang zuvor, sind die relevanten Zeitpunkte auf der x-Achse aufgetragen. Anhand dieser Zeitpunkte wird im Folgenden der Ausschaltvorgang analysiert.



Abbildung 2.16: Gemessener Verlauf der Gate-Emitter-Spannung (grün) sowie dem dazugehörigen Kollektorstrom (orange) und der Kollektor-Emitter-Spannung (blau) für den Ausschaltvorgang eines IGBT mit induktiver Last. Bei einem Betriebspunkt mit einer Halbleitertemperatur von 125 °C, einer Zwischenkreisspannung von 900 V und 2000 A Laststrom.

Ausschaltverzögerung: t₆ bis t₇

Zum Zeitpunkt t_6 schaltet der Treiber des IGBT seine negative Versorgungsspannung an das Gate des IGBT. Die Kapazitäten (C_{GE} und C_{GC}), welche sich parallel zum Gate befinden, werden entladen. Ausgehend von der stationären positiven Versorgungsspannung des Treibers beginnt die Gate-Emitter-Spannung ab dem Zeitpunkt t_6 zu sinken. Der IGBT bleibt während dieser Phase eingeschaltet.

Spannungsanstieg: t₇ bis t₈

Am Ende der Ausschaltverzögerung zum Zeitpunkt t_7 hat die Gate-Emitter-Spannung die Miller-Plateau-Spannung U_{mlp} erreicht. Der Durchlassstrom I_C des IGBT entspricht nun dem Sättigungsstrom $i_{C,sat}$ des IGBT. Zu diesem Zeitpunkt gilt für die Miller-Plateau Spannung, wie auch beim Einschaltvorgang nach [2]:

$$U_{\rm mlp} = U_{\rm GE,th} + \frac{i_{\rm D}}{g_{\rm m}}$$
(2.34)

Identisch zur Miller-Plateau-Phase beim Einschaltvorgang, bleibt die Gate-Emitter-Spannung in dieser Phase konstant und der Gatestrom fließt aus der spannungsabhängigen Miller-Kapazität heraus. Die Kollektor-Emitter-Spannung steigt an. Es gilt der Zusammenhang für den Gradienten der Spannung aus Gleichung 2.33. Der IGBT übernimmt die Spannung der Diode, während der Laststrom unverändert durch den IGBT fließt. Das Ende dieser Phase definiert der Zeitpunkt t_8 , zu dem die Kollektor-Emitter-Spannung U_{CE} der Zwischenkreisspannung U_{DC} entspricht.

Stromabfallphase: t₈ bis t₉

Sobald der IGBT die komplette Zwischenkreisspannung aufgenommen hat, wird die Freilaufdiode leitfähig und übernimmt den Laststrom I_{Last} vom IGBT. Die Geschwindigkeit, mit der der Strom vom IGBT auf die Diode kommutiert, wird dabei durch die Schaltgeschwindigkeit des IGBT definiert. Auch hier gilt der Zusammenhang, welcher sich aus Gleichung 2.27 ergibt.

Die Stromänderung führt ebenfalls zu induktiven Spannungsabfällen $u_L(t)$ an den parasitären Induktivitäten des Aufbaus.

$$u_{\rm L}(t) = L_{\sigma} \cdot \frac{{\rm d}i_{\rm L}}{{\rm d}t} \tag{2.35}$$

Im Unterschied zum Einschaltvorgang hat der Stromgradient in diesem Fall ein negatives Vorzeichen. Dies bedeutet, dass sich der Spannungsabfall an den parasitären Induktivitäten auf die Zwischenkreisspannung, welche der IGBT zum Zeitpunkt t_8 bereits sperrt, addiert. Zusätzlich kommt nach [2] durch die Einschalt-Spannungsspitze U_{FRM} der Diode noch ein additiver Teil zur gesamten Kollektor-Emitter-Spannung U_{CE} hinzu. Die komplette Spannung, welche als sogenannte Spannungsüberhöhung ΔU_{CE} beim Ausschalten entsteht, berechnet sich zu:

$$\Delta U_{\rm CE} = U_{\rm FRM} - L_{\sigma} \cdot \frac{di_C(t)}{dt}$$
(2.36)

Hieran wird eine Problematik des Ausschaltvorgangs deutlich. Die Spannung, welche der IGBT beim Ausschalten kurzzeitig sperren muss, berechnet sich aus der Summe der Zwischenkreisspannung und der beim Ausschalten auftretenden Überspannung zu:

$$U_{\text{CE,max}} = U_{\text{DC}} + U_{\text{FRM}} - L_{\sigma} \cdot \frac{di_C(t)}{dt} = U_{\text{DC}} + \Delta U_{\text{CE}}$$
(2.37)

Einfluss auf die maximale Spannung kann vor allem durch die Höhe der Zwischenkreisspannung genommen werden. Aber auch durch die Schaltgeschwindigkeit des IGBT und der damit verbundenen induktiven Überspannung kann die maximale Spannung beeinflusst werden. Am Ende dieser Phase entspricht die Kollektor-Emitter-Spannung in etwa der Zwischenkreisspannung und der Laststrom ist auf die Diode kommutiert.

Tailstrom-Phase: t₉ bis t₁₀

Es schließt sich die Tailstrom-Phase an. In dieser Phase, deren Beginn sich nur näherungsweise zur vorhergehenden Phase abgrenzen lässt, bauen sich die restlichen Ladungsträger im IGBT vollständig ab (Rekombination). Diese sogenannte Reststromphase kann mehrere Mikrosekunden andauern. Da während dieser Phase bereits die volle Spannung am Halbleiter anliegt, fällt hier ein nennenswerter Teil der Ausschaltverluste an. Ist der Tailstrom komplett abgeklungen, ist der IGBT-Ausschaltvorgang abgeschlossen und auch die Gate-Emitter-Spannung entspricht der negativen Versorgungsspannung des Treibers.

3

Ansteuerung von Leistungshalbleitern

Die mathematischen Betrachtungen in Kapitel 2 zeigen, dass das Schaltverhalten eines IGBT während des Umschaltvorgangs wesentlich durch den Stromfluss in oder aus dem Gate bestimmt wird. Da ein Gate-Treiber diesen Stromfluss einstellen kann, wird daran dessen wichtige Funktion innerhalb eines Stromrichters deutlich. Es existiert eine große Anzahl unterschiedlicher Gate-Treiber-Konzepte, um das Schaltverhalten des angesteuerten IGBT zu beeinflussen.

In diesem Kapitel wird ein Überblick einiger unterschiedlicher Gate-Treiber-Konzepte für Leistungshalbleiter dargestellt. Dabei soll insbesondere auf die einzelnen Funktionsweisen und die Besonderheiten der Treiber näher eingegangen werden. Die jeweiligen Möglichkeiten, auf die Schaltgeschwindigkeit des Leistungshalbleiters Einfluss nehmen zu können, stellt dabei einen Schwerpunkt der Betrachtung dar. Des Weiteren werden Beispiele aufgezeigt, wie die Überstrom- und Überspannungsspitzen bei den Schaltvorgängen beeinflusst werden können. Dazu wird eine Auswahl spezieller Schutzbeschaltungen aufgeführt, mit denen eine Gate-Treiber-Schaltung erweitert werden kann.

In Abbildung 3.1 sind die unterschiedlichen Treiber-Konzepte anhand ihrer Funktionalität und ihres Aufbaus klassifiziert. Grundlegend kann zwischen



Abbildung 3.1: Übersicht über verbreitete Treiber-Konzepte anhand ihrer Funktionsweise und Einteilung in unterschiedliche Gate-Treiber-Typen.

aktiven und passiven Gate-Treibern unterscheiden werden. Bei einem passiven Treiber wird das Schaltverhalten des angeschlossenen Leistungshalbleiters von dessen Betriebspunkt bestimmt. Die verwendete Beschaltung, im einfachsten Fall ein einzelner Gate-Vorwiderstand, wird für den kritischsten Arbeitspunkt ausgelegt, der im normalen Betrieb auftreten kann. In der Regel ist dies für einen IGBT der Betriebspunkt bei der höchsten zu erwartenden Zwischenkreisspannung und dem höchsten geschalteten Strom bei der niedrigsten Halbleitertemperatur. Für eine Freilaufdiode ist dies ein sehr kleiner Strom bei der ebenfalls höchsten zu erwartenden Zwischenkreisspannung und der niedrigsten Temperatur. In diesem Fall kann es zum Stromabriss an der Diode kommen, was eine Überspannung an der Diode zur Folge hat.

Das Schaltverhalten aller anderen Betriebspunkte ist von dieser Auslegung abhängig. Neben den einfachen resistiven Treibern sind in dieser Auflistung auch passive Beschaltungen zur passiven Beeinflussung des Schaltverhaltens aufgelistet. Dies sind in erster Linie zusätzliche Kapazitäten, mit denen der IGBT beschaltet werden kann.

Aktive Treiber zeichnen sich dadurch aus, dass beispielsweise ein arbeitspunktabhängiger Eingriff auf den Schaltvorgang des Leistungshalbleiters durchgeführt werden kann. In dieser Arbeit werden aktive Treiber in open-loop-Treiber und closed-loop-Treiber unterteilt. Die jeweilige Zuordnung der Treiber ergibt sich aus deren Funktionsweise. Prinzipiell werden die einzelnen Treiber danach kategorisiert, ob eine Rückkopplung des aktuellen Schaltvorgangs zum Treiber vorhanden ist (geschlossener Regelkreis (closed-loop)) oder nicht (offener Regelkreis (open-loop)). Bei open-loop-Treibern werden beispielsweise durch Look-Up-Tabellen festgelegte Treiber-Eigenschaften für den aktuellen Arbeitspunkt verwendet. Dabei hat der Treiber keine Rückmeldung über die Wirkung der eingestellten Treiber-Eigenschaften. Daher ist bei diesen Treibern eine möglichst exakte Kenntnis über die Schalteigenschaften des Leistungshalbleiters und den aktuellen Arbeitspunkt erforderlich. Die closed-loop-Treiber können zusätzlich in absolutwertgeregelte und flankengeregelte Konzepte unterteilt werden. Bei absolutwertgeregelten Treibern wird der Verlauf einer Größe direkt vorgegeben, beispielsweise der Verlauf der Kollektor-Emitter-Spannung UCE. Ist der Treiber ein flankengeregelter Treiber, wird der gewünschte Gradient des Kollektorstroms oder der Kollektor-Emitter-Spannung vorgegeben und durch den aktiven Treiber während des Schaltvorgangs eingeregelt.

3.1 Passive Gate-Treiber

Im Folgenden werden die gebräuchlichsten Formen von resistiven Gate-Treibern und passiven Beschaltungsmöglichkeiten vorgestellt. Die einfachste Form eines Gate-Treibers umfasst nur einen einzelnen Vorwiderstand [18]. Eine weit verbreitete, leicht an den Halbleiter anpassbare Schaltung, ist die Ausführung als Push/Pull-Gate-Treiber. Durch eine bipolare Spannungsversorgung und getrennte Gate-Vorwiderstände für den Einschalt- sowie Ausschaltvorgang wird ein verhältnismäßig hohes Maß an Flexibilität bei der Abstimmung des Treibers ermöglicht.

Unter der Annahme einer konstanten Eingangskapazität des Leistungshalbleiters und einer konstanten Versorgungsspannung des Treibers $U_{\rm T}$

verhält sich der Aufbau wie ein RC-Glied. Dafür gelten folgende einfache Zusammenhänge:

$$u_{\rm CE}(t) = U_{\rm T} \cdot \left(1 - e^{-\frac{t}{\tau}}\right) \tag{3.1}$$

$$i_{\rm G}(t) = \hat{I} \cdot e^{-\frac{t}{\tau}} \tag{3.2}$$

Die Zeitkonstante τ wird durch $R_{\rm G}$ und $C_{\rm GE}$ definiert als:

$$\tau = R_{\rm G} \cdot C_{\rm GE} \tag{3.3}$$

Die Ladekurve hängt von der Eingangskapazität ab und lässt sich durch die angelegte Spannung und den Wert des Widerstandes beeinflussen. Diese Überlegung in Verbindung mit dem Wissen über die physikalischen Zusammenhänge während des Schaltvorgangs eines IGBT aus Kapitel 2.6, werden bei den im folgenden beschriebenen Treiber-Verfahren genutzt.

3.1.1 Resistive Gate-Treiber

Die am häufigsten verwendete Methode zur Ansteuerung eines Leistungshalbleiters ist die resistive Ansteuerung mit einem einzelnen ohmschen Widerstand vor dem Gate des Leistungshalbleiters [19]. Hierbei wird zum Aufbzw. Entladen der Gate-Kapazität eine Spannungsquelle über einen Widerstand mit dem Gate verbunden. Die Schalteigenschaften des zu schaltenden Leistungshalbleiters lassen sich durch das Verhältnis zwischen der Spannung der Spannungsquelle und der Größe des Gate-Vorwiderstandes einstellen.



Abbildung 3.2: a) Unipolare resistive Ansteuerung eines IGBT mittels Vorwiderstand, b) mit bipolarer symmetrischer Spannungsversorgung.

Der prinzipielle Aufbau ist in Abbildung 3.2 a) dargestellt. Der Treiber verfügt über eine unipolare Spannungsquelle, welche sich auf den Hilfsemitter E'des IGBT bezieht. Über den oberen Transistor der Halbbrücke und den Gate-Vorwiderstand R_{G} kann die Spannungsquelle mit dem Gate verbunden werden und die Gate-Kapazität wird aufgeladen (Halbleiter wird leitfähig). Wird der untere Transistor der Halbbrücke eingeschaltet, wird dadurch dessen Gate mit dem Emitter-Potential verbunden und die Gate-Kapazität entladen (Halbleiter sperrt). Ein Nachteil dieser Schaltungsvariante tritt während der beiden stationären Zuständen auf. Im eingeschalteten Zustand ist die Gate-Kapazität auf die positive Versorgungsspannung des Treibers geladen. Der Halbleiter ist sicher eingeschaltet. Im ausgeschalteten Zustand hingegen ist die Gate-Kapazität nicht geladen, bzw. sie ist über den Gate-Vorwiderstand und dem Transistor T_2 mit dem Emitter-Potential verbunden. Der Abstand zur Threshold-Spannung des Leistungshalbleiters ist relativ gering. Insbesondere bei Stromrichtern mit hohen Ausgangsspannungen kann es zu kapazitiven Verschiebeströmen kommen, sodass die Gate-Kapazität aufgeladen wird. Dies kann zum ungewollten parasitären Einschalten führen. In einer Halbbrücke werden kapazitive Verschiebeströme beispielsweise durch den Spannungsgradienten während des Ausschaltvorgangs der zum IGBT gehörigen Freilaufdiode verursacht.

Die Schaltung in Abbildung 3.2 b) gleicht diesen Nachteil teilweise aus, indem dieser Treiber von einer auf den Hilfsemitter bezogenen bipolaren Spannungsquelle versorgt wird. Dadurch kann das Gate des IGBT im ausgeschalteten Zustand auf eine negative Spannung geladen werden, wodurch der Abstand zur Threshold-Spannung vergrößert wird und der Halbleiter so störsicherer betrieben werden kann.

In Abbildung 3.3 ist eine Variante eines resistiven Treibers dargestellt, bei der mithilfe zweier weiterer Treibertransistoren eine unipolare Spannungsquelle zu einer quasi bipolaren Spannungsquelle verschaltet wird [20]. Durch die zweite Transistorhalbbrücke lässt sich der Bezugspunkt der unipolaren Spannungsquelle umschalten. Die Polarität der Versorgungsspannung des Treibers kehrt dadurch in Bezug auf den Hilfsemitter des Leistungshalbleiters ihr Vorzeichen um. Für die Ansteuersignale der vier Treibertransistoren gelten die zueinander komplementären Zusammenhänge aus Tabelle 3.1.

Mithilfe dieser Topologie können die Vorteile der Schaltung aus Abbildung 3.2 b) hinsichtlich der Störsicherheit realisiert werden, ohne eine bipolare Spannungsversorgung einsetzen zu müssen. Weitere Vorteile einer bipolaren



Abbildung 3.3: Quasi bipolarer resistiver Treiber mit unipolarer Spannungsquelle [20].

Spannungsquelle können dadurch nicht erreicht werden. Die bipolare Spannungsquelle des Treibers kann beispielsweise asymmetrisch aufgebaut sein. Es ist üblich, bei der Ansteuerung von IGBTs eine positiven Spannung von 15V und eine negative Spannung von -8V zu nutzen. Dadurch ist der Spannungshub der Eingangskapazität des Leistungstransistors geringer, wodurch die erforderliche Ansteuerenergie reduziert werden kann.

Soll das Schaltverhalten des Einschaltvorgangs des Leistungshalbleiters unabhängig zum Ausschaltvorgang einstellen werden, können die Grundschaltungen aus Abbildung 3.2 mithilfe einer Diodenschaltung erweitert werden. In Abbildung 3.4 und 3.5 sind die beiden Varianten dargestellt, welche auch als sogenannte Push/Pull Treiber bezeichnet werden. Durch die Diode (typischerweise eine schnelle Si-Schaltdiode) werden zwei teilweise unabhängige Strompfade für den Gatestrom erzeugt. Die Diode wird nur für eine Stromrichtung leitfähig, in diesem Fall muss bei der Auslegung aber ihre Flussspannung mitberücksichtigt werden. Je nach Diode kann diese jedoch sehr klein gehalten werden. Es ergeben sich zwei verschieden wirksame Gate-Widerstände für den Ein- und Ausschaltvorgang.

Zustand des Treibers				
EIN	$T_1 = 1$	$T_2 = 0$	$T_3 = T_2 = 0$	$T_4 = T_1 = 1$
AUS	$T_1 = 0$	$T_2 = 1$	$T_3 = T_2 = 1$	$T_4 = T_1 = 0$

Tabelle 3.1: Ansteuerlogik der Treibertransistoren T_1 bis T_4 eines quasi bipolaren Treibers mit unipolarer Spannungsversorgung.

In der ersten Variante in Abbildung 3.4 bedeutet dies, dass die beiden Widerstände während des Ausschaltvorgangs in Reihe geschaltet sind. Der zweite Widerstand wird beim Einschalten durch die Diode überbrückt, wodurch der wirksame Widerstand $R_{G,on}$ hauptsächlich durch den Widerstand R_1 gebildet wird. Die wirksamen Vorwiderstände $R_{G,on}$ und $R_{G,off}$ aus Abbildung 3.4 berechnen sich unter Berücksichtigung der Flussspannung von Diode D_1 zu:

$$R_{\rm G,on} = R_1 + R_2 \tag{3.4}$$

$$R_{\rm G,off} = R_1 + \frac{U_{\rm R,D1}(i_{\rm G})}{i_{\rm G}}$$

$$(3.5)$$

Die Polarität der Diode kann umgekehrt werden, falls $R_{G,on} < R_{G,off}$ eingestellt werden muss. In der zweiten Variante in Abbildung 3.5 schaltet die Diode einen zweiten Widerstand parallel zum ersten Widerstand wenn sie in Flussrichtung gepolt ist. In Sperrrichtung verhindert diese einen Stromfluss über den Widerstand R_2 . Auch in dieser Variante kann die Polarität der Diode umgekehrt werden, wenn $R_{G,on} > R_{G,off}$ sein soll. Somit ergeben sich die beiden wirksamen Vorwiderstände des Gates zu:

$$R_{\rm G,on} = \frac{R_1 \cdot \left(R_2 + \frac{U_{\rm R,D1}(i_{\rm G})}{i_{\rm G}}\right)}{R_1 + R_2 + \frac{U_{\rm R,D1}(i_{\rm G})}{i_{\rm G}}}$$
(3.6)

$$R_{\rm G,off} = R_1 \tag{3.7}$$

Beide Varianten eines Push/Pull Treibers können mit bipolarer oder unipolarer Spannungsversorgung realisiert werden. Die meisten Freiheitsgrade für die



Abbildung 3.4: Push/Pull Treiber mit unipolarer Spannungsversorgung und Diode, um den Widerstand R_2 während des Ausschaltvorgangs auszukoppeln.

Einstellung des Schaltverhaltens bei den vorgestellten resistiven Gate-Treibern bietet der resistive Push/Pull Treiber mit bipolarer Spannungsversorgung.

Zusammenfassend sind die passiven, resistiv arbeitenden Gate-Treiber-Schaltungen die am weitesten verbreiteten Konzepte zur Ansteuerung von Leistungshalbleitern. Die Vorteile liegen in der einfachen Bauform und der damit verbundenen hohen Ausfallsicherheit. Zudem ist der Bauteileaufwand relativ gering und die Störanfälligkeit ist typischerweise niedrig. Andererseits kann nur für einen einzigen Betriebspunkt eine ideale Einstellung des Schaltverhaltens erstellt werden.

Sowohl das Einschalt- als auch das Ausschaltverhalten muss so eingestellt werden, dass in keinem der möglichen Betriebspunkte die SOA des Halbleiters überschritten wird. Ein kritischer Arbeitspunkt ist der Betrieb bei niedrigen Temperaturen des Halbleiters. Ein Halbleiter schaltet intrinsisch umso schneller, je kälter er ist. Der Treiber muss folglich so ausgelegt werden, dass auch bei sehr niedrigen Temperaturen in keinem Betriebspunkt die Überspannung beim Ausschaltvorgang zu groß wird. Obwohl solche kritischen Arbeitspunkte sehr selten oder fast nie auftreten, bestimmen diese die Auslegung des Gate-Treibers. Daran wird deutlich, dass die Konfiguration für einen Arbeitspunkt für den überwiegenden Teil der Betriebspunkte und in der Regel auch für den überwiegenden Teil der Betriebszeit eines Stromrichters nicht ideal ist. Es kommt während des normalen Betriebs daher beispielsweise zu unnötig hohen Schaltverlusten.



Abbildung 3.5: Push/Pull Treiber mit bipolarer Spannungsversorgung und Diode zur Ein- oder Auskopplung des zusätzlichen ohmschen Widerstands.

3.1.2 Passive Beschaltung

Eine Erweiterung der resistiven Ansteuerung ist durch externe, passive Beschaltung des Leistungshalbleiters möglich. Der IGBT kann mit passiven Elementen beschaltet werden, um dessen Schalteigenschaften gezielt anzupassen. Eine Möglichkeit stellt die Beschaltung mit externen Kapazitäten dar [21]. Eine solche passive Beschaltung ist vereinfacht in Abbildung 3.6 dargestellt. Eine Vergrößerung der Gate-Emitter-Kapazität führt nach Formel 2.27 zu einer Reduzierung der im Schaltmoment auftretenden Stromänderungsgeschwindigkeit [22]. Prämisse ist, dass der Gatestrom sich nicht verändert. Für die wirksame Gate-Kapazität $C_{GE,gesamt}$ durch die externe Beschaltung gilt:

$$C_{\rm GE,gesamt} = C_{\rm GE} + C_{\rm GE,extern} \tag{3.8}$$

Da der Gradient des Kollektorstroms dadurch kleiner wird, ergibt sich nach Formel 2.28 auch ein flacherer Verlauf der Rückstromspitze. Jedoch führt dies zugleich dazu, dass die auftretende Schaltenergie des IGBT ansteigt.

Eine Vergrößerung der Miller-Kapazität (C_{GC}) reduziert hingegen die Spannungsänderungsgeschwindigkeit im Schaltmoment nach Gleichung 2.33. Die Stromänderungsgeschwindigkeit wird dadurch nicht beeinflusst. Ein Vorteil besteht darin, dass durch eine externe, konstante Kapazität der Einfluss durch die stark temperatur- und spannungsabhängige Miller-Kapazität reduziert wird [21]. Nachteilig ist jedoch auch in diesem Fall, dass sich die Schaltenergie er-



Abbildung 3.6: Passive Beschaltung eines IGBT, um dessen Schaltverhalten zu beeinflussen. Beschaltung mit zusätzlicher externer Gate-Kapazität und einer externen Vergrößerung der Miller-Kapazität.

höht. Es gilt der einfache Zusammenhang für die wirksame Kapazität $C_{GC,gesamt}$ in Gleichung 3.9.

$$C_{\rm GC,gesamt} = C_{\rm GC} + C_{\rm GC,extern} \tag{3.9}$$

Eine solche passive Beschaltung wirkt auf alle Arbeitspunkte. Somit sind die Effekte der externen Beschaltung nicht für alle auftretenden Arbeitspunkte ideal und es kommt ebenfalls zu höheren Schaltverlusten als theoretisch notwendig.

3.2 Aktive Gate-Treiber

Den zweiten Bereich der Treiber-Schaltungen nach Abbildung 3.1 stellen die aktiven Treiber dar. Diese werden in der vorliegenden Arbeit in openloop und closed-loop-Treiber unterteilt. Gate-Treiber, welche nach dem open-loop-Prinzip arbeiten, erhalten keine direkte Rückmeldung über den Schaltvorgang. Sie steuern den Leistungshalbleiter beispielsweise anhand des aktuellen Arbeitspunktes an. Das bedeutet, dass der Treiber beispielsweise eine vordefinierte Stromform in das Gate des Leistungshalbleiters einprägt, ohne eine direkte Rückmeldung der Auswirkungen auf das Schaltverhalten. Die betriebspunktabhängige Stromform wiederum kann anhand von Messungen oder einem Modell des angesteuerten Halbleiters generiert werden. Dabei können theoretisch Stromformen für beliebig viele Betriebspunkte des Leistungshalbleiters abgespeichert werden. Ist das Modell des Halbleiters auf dem sie basieren fehlerhaft oder haben sich die Halbleiterparameter verändert, kann dies zu Ansteuerfehlern führen.

Ein open-loop-Treiber ist demnach gegenüber den Halbleiterparametern und insbesondere deren Variation empfindlich. Jedoch wird keine hochauflösende Echtzeit-Messung von U_{GE} , U_{CE} oder I_C auf dem Treiber benötigt.

Bei einem closed-loop-Treiber muss mindestens eine Größe in Echtzeit direkt oder indirekt gemessen werden. Die Ausgangsstufe eines solchen Treibers bildet zusammen mit dem Leistungshalbleiter und dem Regler des Treibers einen geschlossenen Regelkreis. Der Treiber misst beispielsweise den Kollektorstrom oder dessen Gradienten und regelt diesen soweit möglich auf einen vorgegebenen Sollwert. Bei dieser Form eines Gate-Treibers ist sowohl eine sehr schnelle als auch möglichst genaue Messung der Istwerte erforderlich. In der Messtechnik stellt dies in der Regel einen Widerspruch dar und hat zur Folge, dass die Messwerterfassung oft eine hohe Störanfälligkeit aufweist.

3.2.1 Gesteuerte Treiberschaltungen: open-loop-Treiber

In Abbildung 3.1 sind die gängigsten open-loop-Konzepte bereits aufgelistet. Das erste Konzept ist das vorliegend als Widerstandsarray bezeichnete Treiber-Konzept. Dies ist im Grunde eine Erweiterung der zuvor eingeführten resistiven Treiber-Schaltungen und basiert auf der aktiven Variation des Gate-Vorwiderstands. Um während des Betriebs eines IGBT dessen Schaltverhalten anpassen zu können, besteht hier die Möglichkeit, aktiv während des Betriebs unterschiedliche Widerstände zur Ansteuerung des IGBT auszuwählen [23, 24].

In Abbildung 3.7 ist eine mögliche Umsetzung eines solchen Treibers dargestellt. Hierbei kann zwischen drei wesentlichen Betriebsvarianten unterschieden werden. Zum einen kann ein einzelner der Widerstände während eines Schaltvorgangs ausgewählt werden. Zum anderen kann aber auch während des Schaltvorgangs zwischen mehreren Widerständen dynamisch gewechselt und so der Schaltvorgang optimiert werden. Zudem ist es möglich, den Schaltvorgang iterativ zu optimieren [25]. Hierbei wird ein identisches aber optimiertes Ansteuermuster für alle Arbeitspunkte verwendet.

Zusammengefasst ist mit dieser Variante der Gate-Ansteuerung eine über den Arbeitsbereich verteilte Optimierung des Schaltverhaltens möglich. Je variabler das Schaltverhalten an den aktuellen Betriebspunkt angepasst werden soll, desto aufwendiger und komplexer wird die Schaltung. Sehr feine Abstufungen mit einem einzelnen aktiven Widerstand pro Schaltflanke lassen sich



Abbildung 3.7: Ansteuerung über mehrere Gate-Vorwiderstände unterschiedlicher Größe für unterschiedliche Schaltgeschwindigkeiten. Ansteuerung mit mehreren Widerständen während des Schaltvorgangs in [25] vorgestellt.

nur durch einen äußerst hohen Bauteileaufwand und einer Vielzahl schaltbarer Stufen erreichen. Die Ansteuerschaltung wird dadurch jedoch komplexer und fehleranfälliger im Vergleich zur klassischen resistiven Treiber-Schaltung mit nur einem geschalteten Widerstand.

Alternativ kann eine veränderbare Versorgungsspannung des Treibers eingesetzt werden. Der Aufbau des Treibers entspricht dann meist dem aus Abbildung 3.5, jedoch mit dem Unterschied, dass die Versorgungsspannungen variiert werden können. So kann beispielsweise die negative Versorgungsspannung von -15V auf -5V verändert werden, um den IGBT bei Bedarf langsamer abzuschalten. In [26, 27] wird dieses Konzept ausführlich erläutert.

Eine weitere Variante eines open-loop-Treibers ist in Abbildung 3.8 zu sehen. Es handelt sich dabei um einen open-loop-Treiber, der mit einer einstellbaren Stromquelle betrieben wird. Dies bedeutet, dass die Form des Gatestroms während des Schaltvorgangs vorgegeben werden kann. Die Stromquelle des Treibers regelt die vorgegebene Form in das Gate des IGBT ein, wie beispielsweise in [28] beschrieben. In [S2] wurde ein solcher Stromquellen-Treiber aufgebaut und sein Verhalten untersucht. Die Sollwerte für die Stromquelle werden wie in der Abbildung gezeigt, von einem FPGA vorgegeben und mithilfe eines Digital-Analog-Wandlers an die Stromquelle übergeben. Der aufgebaute Treiber regelt den vorgegebenen Gatestrom ein, ohne eine Rückkopplung des Schaltvorgangs zu benötigen. Als Rückkopplung nutzt der Regler den gemessenen Istwert $I_{G,Mess}$ des Gatestroms. Die vorgegebenen Stromformen



Abbildung 3.8: Gate-Treiber mit linearer Leistungsendstufe. Field Programmable Gate Array (FPGA) und Digital-Analog-Wandler zur Vorgabe einer Stromkurvenform für den Gatestrom wie in [S2] aufgebaut und untersucht.

müssen demnach auf den Halbleiter abgestimmt werden. Der Vorteil besteht zum einen darin, dass für viele Arbeitspunkte individuelle Stromformen und damit ein angepasstes Schaltverhalten realisiert werden kann. Zum anderen ist es möglich eine einzelne Stromform für alle Arbeitspunkte zu wählen. Diese kann im Vergleich zu einem resistiven Treiber den Schaltvorgang hinsichtlich der anfallenden Verluste, der Überspannungen und Überströme optimieren. Einen Nachteil bildet die analoge Stromquelle, da in dieser prinzipbedingt hohe thermische Verluste anfallen.

Eine weitere Alternative sind Treiber, welche eine steuerbare Spannungsquelle anstatt einer Stromquelle einsetzen. Auch diese Treiber arbeiten auf Basis einer Sollkurve einer übergeordneten Steuerung, welche die steuerbare Spannungsquelle einregeln muss. Hier ist der daraus resultierende Gatestrom eine Folge der eingestellten Spannung. Diese Funktionsweise ist zu der Variante mit einer Stromquelle sehr ähnlich und wird beispielsweise in [29] oder [30] ausführlich erläutert.

Wie anhand der aufgezeigten Beispiele deutlich wird, charakterisiert einen aktiven Treiber, dass er sein Ansteuerverhalten aktiv anpassen kann. Dabei wird in der Regel das Übertragungsverhalten des Treibers anhand des aktuellen Arbeitspunktes gewählt. Alternativ kann ein optimiertes Ansteuerverhalten für alle Arbeitspunkte realisiert werden. Die notwendigen Informationen für die Ansteuerung, wie das Ansteuermuster oder auszuwählende Widerstände, können in einem Speicher auf dem Treiber selbst oder einer übergeordneten Steuerung abgelegt und verwaltet werden.

3.2.2 Geregelte Ansteuerungen: closed-loop-Treiber

Die zweite Hälfte der aktiven Treiber bilden die closed-loop-Treiber. Diese Treiber beinhalten einen geschlossenen Regelkreis und ermöglichen so einen geregelten Schaltvorgang des Leistungshalbleiters. Je nach Umsetzung wird die Spannung U_{CE} , der Strom I_C , die Stromänderung di/dt oder die Spannungsänderung du/dt geregelt. Eine umfangreiche Übersicht und Beschreibung ist unter anderem in [31] aufgeführt. Die Verfahren basieren auf einer in der Regel sehr ähnlichen Grundstruktur. Diese besteht aus einem Sollwert-Generator, einem Regler, einer Endstufe und mindestens einer Messeinrichtung. Zur Erklärung der Funktionsweise eines solchen Treibers werden zuerst diese zentralen Funktionsgruppen in der gebotenen Kürze beschrieben.

Die Endstufe des Treibers ist in den meisten Fällen eine analoge Gegentaktendstufe, welche das Stellglied des Regelkreises bildet. Diese Endstufe sollte eine möglichst hohe Bandbreite aufweisen. Ihr Ausgang ist direkt mit dem Gate des Leistungshalbleiters verbunden. Der Regler hat die Aufgabe, die Regelabweichung auszuregeln, also die Differenz zwischen Sollwert U_{soll} und Istwert möglichst zu null zu regeln. Der Sollwert kann beispielsweise eine zum Stromgradienten des Kollektorstroms proportionale Spannung sein oder aber die Ausgangsspannung eines Spannungsteilers zur Messung der Kollektor-Emitter-Spannung.

Die Messung des Kollektorstroms erfolgt häufig indirekt über den Spannungsabfall einer Induktivität (beispielsweise mithilfe der Bonddrahtinduktivität des IGBT-Moduls [32]) oder eines Messwiderstands. Das daraus resultierende Signal wird über eine Operationsverstärkerschaltung aufbereitet. Aufgebaut wird der Regler typischerweise mit einem schnellen Operationsverstärker. Der Sollwert des Reglers wird von einem Sollwert-Generator erzeugt. Dieser kann einen statischen Wert oder aber eine dynamische Kurvenform vorgeben. Die Messerwerterfassung sollte ebenfalls eine möglichst hohe Bandbreite aufweisen. Dies führt jedoch oft zu einer erhöhten Störanfälligkeit und Ungenauigkeit der Messung.

Die erste closed-loop-Gate-Treiber-Variante, welche hier vorgestellt werden soll, regelt die gemessene Kollektor-Emitter-Spannung des IGBT. Der Sollwert-Generator gibt die Form von U_{CE} während des Schaltvorgangs vor,



Abbildung 3.9: Geregelte Ansteuerung eines IGBT mit Einstellmöglichkeit der Spannungsänderungsgeschwindigkeit wie in [S3] untersucht.

in der Regel eine Rampe. Die Information über die Schaltgeschwindigkeit ist in der Flankensteilheit des Sollwertes enthalten. In Abbildung 3.9 ist der Strukturplan des Treibers dargestellt. In [S3] wurde dieser Gate-Treiber aufgebaut und analysiert. Er besteht aus einem Sollwert-Generator, einem Regler mit Endstufe und einer Messschaltung. Die Endstufe und der Regler sind wie zuvor beschrieben analog aufgebaut. Die Messschaltung umfasst einen ohmschen Spannungsteiler und einen Tiefpass. Problematisch bei der Messwerterfassung sind die während des Umschaltvorgangs auftretenden Störeinkopplungen. Daher ist in der Regel eine aufwendige Filterung der Messwerte erforderlich, was zu einer Reduktion der Bandbreite führt. Die Ergebnisse aus [S3] zeigen, dass eines der Hauptprobleme bei der Erfassung der Messwerte die Störeinkopplungen in die Messschaltung darstellen.

In Abbildung 3.10 ist der Strukturplan der zweiten hier vorgestellten Variante abgebildet. Es handelt sich um einen closed-loop-Treiber, welcher von der übergeordneten Steuerung nur die Information "Ein- oder Ausschalten" erhält. Wie zuvor besteht auch dieser Treiber aus einem analogen Regler mit nachgelagerter analoger Endstufe. Gemessen werden die Stromänderungsgeschwindigkeit di/dt und die Spannungsänderungsgeschwindigkeit du/dt. Soll der IGBT eingeschaltet werden, wird der Sollwert des gewünschten Spannungsgradienten sowie dessen Messwert an den Eingang des Reglers angelegt. Soll der IGBT ausgeschaltet werden, wird hingegen der Sollwert des Stromgradienten und dessen Messwert an den Regler angelegt. Der Regler regelt für jeden Arbeitspunkt die vorgegebenen Sollwerte ein. In [S4] wurde



Abbildung 3.10: Ansteuerung eines IGBT mit geschlossenem di/dt und du/dt Regelkreis, zur Regelung der Strom- sowie Spannungsänderungsgeschwindigkeiten während des Schaltvorgangs, wie in [S4] untersucht.

diese Variante eines closed-loop-Treibers in Anlehnung an [31] aufgebaut und untersucht. Eine weitere Variante mit einem digitalen Regler wird in [33, 34] vorgestellt und analysiert. Die relevanten Messwerte des Leistungshalbleiters müssen in dieser Variante digital erfasst werden [35]. Dazu ist es notwendig, dass die Messwerte in Echtzeit digitalisiert werden. Dies setzt einen schnellen Analog-Digital-Wandler voraus [S5]. Ein Vorteil bei diesem Ansatz besteht darin, dass die Regelparameter und die Reglerstruktur einfach per Software angepasst werden können.

Eine geregelte Ansteuerung mit einem geschlossenen Regelkreis ermöglicht ein hohes Maß an Flexibilität bei der Einstellung der Schalteigenschaften. Durch einen geschlossenen Regelkreis kann der Einfluss des Arbeitspunktes auf das Schaltverhalten des Leistungshalbleiters ausgeregelt werden. Dadurch kann der Leistungshalbleiter bei jedem Arbeitspunkt mit derselben Schaltgeschwindigkeit betrieben werden. Allerdings stellen closed-loop-Treiber hohe Anforderungen an die eingesetzten analogen Schaltungskomponenten. Es werden viele Bauteile mit hoher Bandbreite und Genauigkeit benötigt. Zudem sind der Aufbau und die Abstimmung der Schaltung in der Regel sehr komplex.

3.3 Schutz des Leistungshalbleiters

Innerhalb eines Voltage Source Converter (VSC) oder an dessen Anschlussklemmen können unterschiedliche Kurzschlüsse auftreten. Diese werden in [36] näher beschrieben und erläutert. In solch einem Fehlerfall kann es dazu kommen, dass beispielsweise ein Kurzschluss am Ausgang einer Stromrichterphase dazu führt, dass der Strom, welchen der IGBT führen muss, schnell ansteigt. Dabei sind Ströme bis zur Entsättigung des Leistungshalbleiter möglich. Um einen Kurzschlussstrom sicher ausschalten zu können, sind zusätzliche schaltungstechnische Maßnahmen notwendig, um beispielsweise durch eine unzulässig hohe Überspannung die Zerstörung des IGBT zu verhindern [37].

Ein auftretender Kurzschluss kann anhand seiner aktuellen Durchlassspannung $U_{CE,sat}$ mit einer entsprechenden U_{CE} Überwachungsschaltung detektiert werden [38]. Eine solche Schaltung bewertet die Höhe der Durchlassspannung während der IGBT eingeschaltet ist. Wird eine definierte Schwelle überschritten, löst die Überwachungsschaltung aus. Dabei wird die Abhängigkeit der Durchlassspannung $U_{CE,sat}$ vom Strom I_C genutzt (siehe Abbildung 2.13). Steigt der Strom im Kurzschlussfall stark an, kommt es zur Entsättigung des

IGBT und die am IGBT abfallende Spannung $U_{CE,sat}$ steigt an. Dies wird durch die Überwachungsschaltung detektiert und so der Kurschlussstrom erkannt.

Darüber hinaus kann auch der Kollektorstrom direkt oder dessen Stromänderung gemessen und ausgewertet werden [39–41]. Durch die Beobachtung der Gate-Emitter-Spannung ist es ebenfalls möglich einen Kurzschluss zu erkennen [42].

Prinzipiell können bei einem IGBT zwei Fehlerarten auftreten. Zum einen kann ein Durchbruch der Sperrschichten aufgrund einer zu hohen anliegenden Spannung U_{CE} in Vorwärts- oder Rückwärtssperrichtung verursacht werden. Zum anderen kann ein zu großer Strom I_C in Vorwärtsrichtung zu einem thermischen Versagen des IGBT führen. Liegt eine zu hohe Spannung am Halbleiter an (Überspannung während des Ausschaltvorgangs oder eine zu hohe Zwischenkreisspannung), kann es zum destruktiven Durchbruch des IGBT kommen. Dies kann ein Lichtbogen im Modul oder ein Avalanchedurchbruch auf Chipebene sein.

Wird ein zu großer Strom in Vorwärtsrichtung durch den IGBT geführt, kann es zur thermischen Zerstörung des Halbleiters oder des mechanischen Aufbaus kommen. Fehlerursache ist in der Regel ein Kurzschluss am Stromrichter. Hierbei kann zwischen einem Kurzschluss des Typs I und des Typs II unterschieden werden. Bei ersterem ist der Kurzschluss bereits vor dem Einschalten des IGBT vorhanden. Bei einem Kurzschluss des Typs II hingegen tritt dieser erst auf, nachdem der IGBT bereits eingeschaltet wurde.

In Abbildung 3.11 a) und b) ist links jeweils eine Halbbrücke mit induktiver Last abgebildet. Rechts daneben sind jeweils die Verläufe für die Steuersignale der beiden IGBTs abgebildet sowie der Verlauf des Kollektorstroms und der Kollektor-Emitter-Spannung des unteren IGBT T₂. Im ersten Fall (Kurzschluss Typ I) kommt es in diesem Beispiel zum Kurzschluss der Last, während T₂ ausgeschaltet ist. Wird T₂ wieder eingeschaltet, führt dies zu einem schnellen Anstieg des Stroms I_C . Die Zwischenkreisspannung fällt zum größten Teil über T₂ ab, siehe Abbildung 3.11 a).

In Abbildung 3.11 b) ist der Kurzschlussfall Typ II exemplarisch abgebildet. In diesem Fall kommt es beispielsweise zu einem ungewollten Einschalten von T_1 während T_2 den Laststrom führt. Daraufhin steigt der Stroms I_C in Transistor T_2 schnell an, wobei der Spannungsabfall über T_2 in diesem Fall



Abbildung 3.11: a) Schaltplan einer Halbbrücke mit Zwischenkreis und Last auf der linken Seite und Kurvenverläufe einer Halbbrücke im Falle eines Typ I Kurschlusses an IGBT T₂ rechts sowie jeweils für einen Typ II Kurzschlusses in b).

gering bleibt (in Abhängigkeit des geführten Stroms). In beiden Fällen wird das Modul zerstört, insofern T₂ nicht innerhalb der im Datenblatt angegebenen Zeit abgeschaltet wird. Eine Begrenzung der maximalen Spannung am Modul im Abschaltmoment eines solchen Kurzschlussstroms kann einer Zerstörung des Halbleiters durch eine zu hohe Überspannung vorbeugen. In Kapitel 6.3 werden Messungen zum Abschaltverhalten von Typ II Kurzschlüssen gezeigt.

3.3.1 Sicheres Ausschalten eines IGBT

Ein Kurzschlussstrom muss schnell erkannt und sicher ausgeschaltet werden, um die thermische Zerstörung des Halbleiters zu verhindern. Um den IGBT sicher ausschalten zu können, existieren verschiedene Schaltungskonzepte. Im Kurzschlussfall muss der IGBT einen sehr hohen Strom I_C abschalten können. Schaltet in einem solchen Fall der IGBT ohne zusätzliche Beschaltung, kann es zur Zerstörung des Halbleiters kommen.



Abbildung 3.12: Erweiterung eines Push/Pull Treibers mit zusätzlichem Abschaltpfad über einen speziellen, in der Regel großen Abschaltwiderstand, um den Leistungshalbleiter langsam als üblich ausschalten zu können.

Um das Schaltverhalten im normalen Arbeitsbereich nicht negativ zu beeinflussen, kann ein Push/Pull Treiber, wie in Abbildung 3.12 gezeigt, erweitert werden. Wird ein Fehler erkannt, kann der IGBT über den zusätzlichen Widerstand $R_{\text{soft off}}$ und Transistor T_{OFF} ausgeschaltet werden. In [43] wird ein Verfahren vorgestellt, wie der Transistor T_{OFF} angesteuert werden kann. $R_{\text{soft off}}$ ist deutlich größer als R_1 . Daher wird das Gate des IGBT langsamer entladen als im normalen Betrieb. Dies führt dazu, dass der IGBT langsam abschaltet und folglich eine zu hohe Überspannung verhindert werden kann.

Im normalen Betrieb wird der Pfad über $R_{\text{soft} \text{ off}}$ nicht genutzt. Daher werden die Ausschaltenergien und damit die Ausschaltverluste während dem normalen Betrieb nicht beeinflusst. Verfügt der angesteuerte IGBT über einen integrierten Messabgriff des Kollektorstroms (Stromteiler), so kann zur Begrenzung der Überspannung auch eine der Schaltungsvarianten aus [40, 44] eingesetzt werden. Hierbei wird der Messstrom dafür verwendet, den Gatestrom derart zu beeinflussen, dass die Stromsteilheit begrenzt und folglich die auftretende Überspannung limitiert wird.

Eine weitere Möglichkeit, unzulässige Überspannungen beim Abschaltvorgang zu vermeiden, ist das sogenannte "active clamping". Das Prinzipschaltbild ist in Abbildung 3.13 dargestellt [45]. Die Basis des Treibers bildet auch hier eine Push/Pull Stufe, welche um eine Diodenstrecke mit Zener-Elementen erweitert wird. Die Diodenstrecke bildet eine externe galvanische Verbindung zwischen



Abbildung 3.13: Erweiterung einer Push/Pull Treiber-Schaltung mit zusätzlicher aktiver Rückführung der aktuellen Kollektor-Emitter-Spannung des Leistungshalbleiters (active clamping).

Kollektor und Gate des IGBT. Die Diode D_2 wird benötigt, um zu verhindern, dass ein Strom vom Gate bzw. dem Gate-Treiber zum Kollektor des IGBT fließen kann. Die Reihenschaltung aus Zenerdioden wird leitfähig, sobald die folgende Bedingung erfüllt ist:

$$u_{\rm CE}(t) > U_{\rm clamp} + U_{\rm R,D2} + u_{\rm GE}(t)$$
 (3.10)

Die Spannung U_{clamp} ist die Summe der einzelnen Zener-Spannungen der Zenerdioden. Mithilfe der Reihenschaltung aus mehreren Zenerdioden $D_{3...n}$ kann diese Klemmspannung genau eingestellt werden. Kommt es beim Schaltvorgang zu einer Überspannung, welche die Bedingung aus Gleichung 3.10 erfüllt, wird die Diodenstrecke leitfähig. Daraufhin fließt ein Strom vom Kollektor zum Gate, welcher den Ausschaltvorgang des IGBT verlangsamt. Dadurch sinkt der Gradient der Stromänderung di/dt und die Überspannung wird begrenzt.

Zur Dämpfung des Rückführungsstroms kann ein Widerstand in Serie zur Diode D_2 erforderlich sein. Wird die Reihenschaltung aus Zenerdioden "direkt" auf die Ansteuerung der Gate-Endstufe geleitet, handelt es sich um ein advanced active clamping. Eine Variante des active clamping mithilfe eines zusätzlichen Transistors, welcher das Signal der Zener-Dioden Kette verstärkt, wird in [46] beschrieben. Der Vorteil der active clamping Beschaltung besteht darin, dass



Abbildung 3.14: Erweiterung einer Push/Pull Treiber-Schaltung mit Rückführung der aktuellen Kollektor-Emitter-Spannung des Leistungshalbleiters (active clamping). Zusätzlich eine Begrenzung des Spannungsgradienten du/dt durch eine DVRC Schaltung. Abschaltwiderstand für den Fehlerfall und Überspannungsschutz sowie Entladewiderstand am Gate.

diese passiv arbeitet und keine zusätzliche Fehlererkennung benötigt wird. Ein Nachteil ist, dass die Ausschaltenergie des IGBT erhöht wird, sobald die Diodenstrecke leitfähig wird. In der Regel wird die Spannung U_{clamp} nicht auf die maximale Sperrspannung des Halbleiters ausgelegt, sondern auf etwa 80% der Sperrspannung. Dadurch muss auch während des normalen Betriebs in einigen Arbeitspunkten mit erhöhten Ausschaltenergien gerechnet werden.

Darüber hinaus ist es möglich, das active clamping um eine dynamische Begrenzung des maximal zulässigen du/dt zu erweitern, dem sogenannten Dynamic Voltage Rise Control (DVRC) [47]. Vereinfacht dargestellt verursacht der auftretende Spannungsgradient du/dt des IGBT im Schaltmoment einen Stromfluss i_{Diff} durch den Kondensator C_{Diff} , welcher als Differenzierer wirkt. Dieser Strom kann auf das Gate geführt werden und reduziert dadurch die effektive Schaltgeschwindigkeit. In [48] wird eine Variante vorgestellt, welche nicht direkt auf das Gate, sondern aktiv auf die Ansteuerung der Endstufe des Gate-Treibers wirkt. In Abbildung 3.14 sind alle bisher vorgestellten Erweiterungen einer Push/Pull Stufe, mit aktiver du/dt Begrenzung dargestellt. Zusätzlich ist eine Beschaltung mit Dioden und einem weiteren Widerstand zwischen Gate und Hilfsemitter des Halbleiters eingezeichnet. Die Dioden D_p und D_n schützen die empfindliche Gateoxid-Schicht des IGBT vor zu großen positiven oder negativen Spannungen.

Kommt es zu dynamischen Spannungsänderungen zwischen Kollektor und Emitter am IGBT, entstehen kapazitive Verschiebeströme durch die Kapazitäten C_{GC} und C_{GE} . Diese beiden Kapazitäten bilden einen kapazitiven Spannungsteiler wie in Abbildung 2.12 zu sehen. Damit dieser Strom das Gate nicht ungewollt auflädt, kann der Strom mithilfe eines hochohmigen Widerstandes an der Gate-Kapazität vorbeigeführt werden. Der Widerstand sollte so gewählt werden, dass die Spannungsversorgung des Gate-Treiber nicht überlastet wird. Zudem sollte die stationäre Gate-Emitter-Spannung durch den ohmschen Spannungsteiler aus R_G und R_d nicht zu stark reduziert werden, ein typischer Wert für R_d beträgt $10 \text{ k}\Omega$. Darüber hinaus existieren integrierte Gate-Treiber-Konzepte, welche eine schnelle Erkennung und ein sicheres Ausschalten des Leistungshalbleiters ermöglichen [49], [50]. Auch auf dem Gebiet der aktiven Gate-Treiber gibt es Ansätze, welche den Abschaltvorgang im Fehlerfall optimieren. Siehe dazu als mögliche Ansätze [51] oder [52].

4

Intelligenter adaptiver Gate-Treiber

In diesem Kapitel wird das im Rahmen der vorliegenden Arbeit neu entwickelte Gate-Treiber-Konzept zur Ansteuerung von Leistungshalbleitern vorgestellt. Der adaptive Gate-Treiber ermöglicht es, die Schalteigenschaften des angesteuerten Leistungshalbleiters, für jeden Schaltvorgang prädiktiv und individuell anzupassen. Der vorliegende open-loop-Gate-Treiber arbeitet prädiktiv auf Basis von Mittelwertmessungen der Zwischenkreisspannung und des Kollektorstroms. Es ist keine aufwendige Erfassung des aktuellen Schaltverhaltens des Leistungshalbleiters erforderlich.

Der Aufbau des Treibers sowie dessen Funktionsprinzip werden zu Beginn dieses Kapitels anhand eines Beispiels detailliert erläutert. Im Anschluss daran wird eine Betriebsstrategie des adaptiven Gate-Treibers zum sicheren Abschalten von Kurzschlussströmen vorgestellt. Diese Betriebsstrategie ermöglicht es, den Leistungshalbleiter sicher auszuschalten, ohne die Treiber-Schaltung mit zusätzlichen Bauteilen erweitern zu müssen. Abschließend wird der im Rahmen dieser Arbeit aufgebaute Prototyp des adaptiven Treibers vorgestellt. Anhand dieses Prototyps wird aufgezeigt, dass die Ansteuerverluste des adaptiven Treibers im Vergleich zu einem resistiven Treiber reduziert werden können. Dazu werden die Verluste eines resistiven Referenztreibers und des neuen adaptiven Treibers analytisch berechnet und miteinander verglichen.

4.1 Funktionsweise des adaptiven Treibers

Im Rahmen dieser Arbeit wurde ein Gate-Treiber-Konzept entwickelt, welches auf der Verwendung einer Induktivität als Stromquelle für den Umladeprozess der Gate-Kapazität eines Leistungshalbleiters beruht. Wird die Induktivität mit zwei MOSFET-Halbbrücken kombiniert, die von einer bipolaren Spannungsquelle versorgt werden (auch asymmetrische Spannungsquelle möglich), ergibt sich der Prinzipschaltplan des adaptiven Ansteuerkonzeptes in Abbildung 4.1.

Diese Topologie eines Gate-Treibers wird in ähnlicher Form bei resonanten Ansteuerungen von schnell taktenden Schaltnetzteilen [53] eingesetzt. Bei solchen resonanten Gate-Treibern wird die Energie, welche benötigt wird, um das Gate eines Leistungshalbleiters umzuladen, in einer Induktivität L_G auf dem Gate-Treiber gespeichert. Die Energie, welche in der Induktivität gespeichert wird, pendelt idealerweise zwischen dieser Induktivität und dem Leistungshalbleiter pro Schaltvorgang hin und her. In [54] wird die Implementierung eines solchen resonanten H-Brücken Treibers in einem application-specific integrated circuit (ASIC) beschrieben. In dieser Arbeit wird erwähnt, dass die Schaltgeschwindigkeit des angesteuerten Leistungshalbleiters von der Dimensionierung des resonanten Treibers abhängig ist. Dieser Umstand wird in [54] jedoch nicht weiter untersucht, da der Schwerpunkt in der Entwicklung eines Energieeffizienten resonanten ASIC-Treibers liegt.



Abbildung 4.1: Prinzipschaltplan des adaptiven Gate-Treibers, bestehend aus einer MOSFET H-Brücke und einer Induktivität, zur variablen Ansteuerung von Leistungshalbleitern (hier ein IGBT als Leistungshalbleiter).

Neben der in [53] vorgestellten Bauform existieren etliche unterschiedliche Konzepte für resonante Gate-Treiber [55]. Das Ziel bei diesen Gate-Treibern besteht in der Reduzierung der Ansteuerverluste, um schnell taktende Leistungshalbleiter effizient anzusteuern. Solche resonanten Gate-Treiber basieren auf einem Schwingkreis, welcher die Eingangskapazität des angesteuerten Leistungshalbleiters miteinbezieht. Dieser Schwingkreis wird angeregt und dadurch ein hochfrequenter Schaltbetrieb des Leistungshalbleiters ermöglicht, bei gleichzeitig geringen Ansteuerverlusten innerhalb des Gate-Treibers. Anwendungsgebiet ist zumeist ein auf Leistungs-MOSFETs basierender DC/DC-Wandler, mit fester Schaltfrequenz und einem festen Aussteuergrad [56]. Diese Konzepte eignen sich in der Regel nicht für Hochleistungshalbleiter, welche mit einem variablen Ansteuermuster betrieben werden müssen oder bei denen sich eine große Bandbreite an wechselnden Betriebspunkten einstellt.

Das hier vorgestellte Treiber-Konzept hat nicht das primäre Ziel die Ansteuerverluste bei hohen Schaltfrequenzen zu reduzieren, sondern das Schaltverhalten des Leistungshalbleiters aktiv in Abhängigkeit von $I_{\rm C}$, $U_{\rm DC}$ und $\vartheta_{\rm I}$ beeinflussbar zu machen. Der Aufbau lässt sich wie folgt beschreiben: Die Induktivität ist an die Mittelpunkte der beiden Halbbrücken angeschlossen. Eine der beiden Halbbrücken ist direkt mit dem Gate des Leistungstransistors (in diesem Fall einem IGBT) verbunden. Die bipolare Spannungsversorgung, welche durch die beiden Kapazitäten C_1 und C_2 gestützt wird, speist die beiden MOSFET Halbbrücken. Der Mittelpunkt der Kondensatoren und der Spannungsquelle bezieht sich auf das Hilfs-Emitter-Potential E' des Leistungstransistors. Die vier MOSFETs des Treibers T_1 bis T_4 lassen sich individuell und unabhängig voneinander ansteuern. Damit kann eine variable Stromform in der Induktivität des Treibers erzeugt werden. Dieser variable Stromverlauf in der Induktivität wird abschnittsweise in das Gate des IGBT eingeprägt. Dadurch wird eine flexible Einstellung des Schaltverhaltens des IGBT in Abhängigkeit des aktuellen Arbeitspunktes möglich. Dieser Arbeitspunkt wird durch den momentan zu schaltenden Laststrom I_{Last} , die aktuelle Zwischenkreisspannung U_{DC} und der Halbleitertemperatur $\vartheta_{\rm J}$ bestimmt.

Im Folgenden wird die Funktionsweise der in dieser Arbeit entwickelten aktiven Ansteuerung beschrieben. In Kapitel 2 wurde bereits erläutert, dass das Schaltverhalten eines Transistors durch den während der Schaltphase fließenden Gatestrom beeinflusst wird. Dieser Zusammenhang zwischen der Schaltgeschwindigkeit eines IGBT und dessen Gatestrom bildet die Grundlage des hier vorgestellten Ansteuerkonzeptes. Die vier MOSFETs des Treibers



Abbildung 4.2: Beispielhaftes Schaltmuster des Treibers aus Abbildung 4.1 mit den Verläufen des Drosselstroms, dem Gatestrom sowie der Gate-Emitter-Spannung und den Schaltzuständen der Treibertransistoren.

bieten bei der Ansteuerung mehrere Freiheitsgrade, welche gezielt genutzt werden, um die Kurvenform des Gatestroms und somit das Schaltverhalten des Leistungshalbleiters aktiv zu verändern.

Eine beispielhafte zeitliche Abfolge der Schaltzeitpunkte der Gate-Treiber MOSFETs ist in Abbildung 4.2 zu sehen. Zudem ist in der Grafik ein exemplarischer Verlauf der relevanten Messgrößen $i_{\rm L}$, $i_{\rm G}$ und $U_{\rm GE}$ aus Abbildung 4.1 aufgetragen. Der zeitliche Verlauf ist in einzelne Phasen (I bis XI) eingeteilt. In einer Look-Up Tabelle wird hinterlegt, welche Schaltzeitpunkte für den jeweiligen Arbeitspunkt erforderlich sind [E1]. Phase II bis V beschreiben den Einschaltvorgang des IGBT. Phase VII bis X stellen den Ausschaltvorgang dar. Der obere Kurvenverlauf stellt in grün den Strom $i_{\rm L}$ dar, welcher durch die Induktivität L_{G} fließt. Direkt darunter ist in gelb der Gatestrom i_{G} abgebildet. Dabei handelt es sich um den Strom, welcher in das Gate des IGBT fließt. Die aus dem Gatestrom resultierende Gate-Emitter-Spannung ist in rot eingezeichnet. Im unteren Bereich der Grafik sind die logischen Schaltzustände der vier MOSFETs des Treibers aufgetragen. Die blauen Balken symbolisieren, dass der jeweilige MOSFET eingeschaltet ist. Die einzelnen Phasen und Schaltzustände des Treibers werden im Folgenden anhand dieses exemplarischen Verlaufs genauer erläutert.

4.1.1 Einschaltvorgang mit dem adaptiven Treiber

Der Einschaltvorgang des adaptiven Gate-Treibers kann in fünf Phasen unterteilt werden. Bevor der Treiber den angeschlossenen Leistungshalbleiter einschaltet, befinden sich dieser ebenso wie der Leistungshalbleiter im stationär ausgeschalteten Zustand. Dieser Zustand liegt während Phase I in Abbildung 4.2 vor und bildet den Ausgangspunkt für den Einschaltvorgang.

Phase I (t₀ bis t₁)

In Abbildung 4.3 ist das Schaltmuster des adaptiven Treibers und der Stromlaufpfad für Phase I dargestellt. Der IGBT und der Gate-Treiber befindet sich im ausgeschalteten Zustand. Das Gate des IGBT ist über T_4 mit der negativen Versorgungsspannung des Treibers verbunden. Die negative Treiber-Versorgungsspannung liegt somit am Gate des IGBT an.

Aufgrund des kleinen MOSFET Durchlasswiderstandes $R_{\text{DS,on}}$ von wenigen m Ω , ergibt sich der Vorteil, dass das Gate des Leistungstransistors sehr niederimpedant mit der negativen Versorgungsspannung des Treibers verbunden ist. Die Verbindung zwischen Gate und Spannungsquelle erfolgt somit ohne einen zusätzlichen ohmschen Gate-Widerstand. Dynamisch auftretende kapazitive Verschiebeströme werden an der Gate-Kapazität über den eingeschalteten Transistor vorbeigeführt, ohne dass dabei ein nennenswerter Spannungsabfall



Abbildung 4.3: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und Strompfad für den stationären Ausschaltzustand (Phase I) des adaptiven Gate-Treibers.

an T_4 auftritt. Ein ungewolltes Einschalten wird dadurch verhindert. In [57–59] werden die Ursachen für kapazitive Verschiebeströme näher erläutert. Werden Spannungsabfälle an T_4 durch eventuell auftretende kapazitive Verschiebeströme vernachlässigt, ergibt sich für die Gate-Emitter-Spannung und den Gatestrom während dieser Phase:

$$U_{\rm GE} \approx -\frac{U_{\rm T}}{2} = -15\,\rm V \tag{4.1}$$

$$i_{\rm L} \approx i_{\rm G} = 0\,{\rm A} \tag{4.2}$$

Phase II (t₁ bis t₂)

Um den IGBT einzuschalten, muss, wie in Kapitel 2.6 beschrieben, die Gate-Kapazität des Leistungshalbleiters durch den Gatestrom aufgeladen werden. Der Treiber baut hierfür während Phase II in zuerst einen Strom in der Induktivität auf. Dazu wird zusätzlich zum bereits eingeschalteten Transistor T_4 der Transistor T_1 einschaltet (siehe Abbildung 4.4).

Über der Induktivität L_G liegt nun die Versorgungsspannung U_T des Gate-Treibers an. Es baut sich ein positiver Strom i_G über die beiden Transistoren T_1 und T_4 sowie der Induktivität L_G auf. Das Gate des Leistungshalbleiters bleibt in dieser Zeit weiterhin mit der negativen Versorgungsspannung des Treibers



Abbildung 4.4: Schaltmusterbeispiel mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und Strompfad während der Vorladephase des Einschaltvorgangs des adaptiven Gate-Treibers (Phase II).

über T_4 verbunden. Werden die Spannungsabfälle an der Induktivität L_G und den Transistoren vernachlässigt, gelten folgende Zusammenhänge:

$$u_{\rm GE}(t_1 < t < t_2) \approx -15 \, {\rm V}$$
 (4.3)

$$u_{\rm L}(t_1 < t < t_2) \approx U_{\rm T} = 30 \,{\rm V}$$
 (4.4)

$$i_{\rm G}(t_1 < t < t_2) = 0\,{\rm A} \tag{4.5}$$

$$i_{\rm L}(t_1) = 0\,\mathrm{A}\tag{4.6}$$

$$i_{\rm L}(t_2) = \frac{1}{L_{\rm G}} \cdot \int_{t_1}^{t_2} U_{\rm T} \cdot dt > 0\,{\rm A} \tag{4.7}$$

Phase III (t_2 bis t_3)

In der daran anknüpfenden Phase III wird der Transistor T_4 ausgeschaltet, während T_1 weiterhin eingeschaltet bleibt (Abbildung 4.5). Der Strom in der Induktivität kommutiert von T_4 auf das Gate des IGBT. Das Gate des IGBT ist zu diesem Zeitpunkt noch auf die negative Versorgungsspannung des Treibers geladen. In den Verläufen von Abbildung 4.5 ist zu Beginn der Phase III zu sehen, dass der Gatestrom i_G dem Drosselstrom i_L entspricht. Die Gate-Emitter-Spannung U_{GE} beginnt anzusteigen, da die Gate-Kapazität durch den Gatestrom aufgeladen wird.



Abbildung 4.5: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und aktiver Strompfad während der Umladephase (Phase III) des adaptiven Gate-Treibers.

Abhängig von der während Phase II in der Induktivität gespeicherten Energie (und der damit korrespondierenden Höhe des Drosselstroms i_L), wird die Gate-Kapazität zu Beginn von Phase III schneller oder langsamer geladen. Durch die Veränderung der Schaltzeiten der einzelnen MOSFETs der Vollbrücke T_1 bis T_4 kann die Energie, mit der die Induktivität vorgeladen wird und damit die Höhe des Gatestroms, zu Beginn von Phase III angepasst werden.

Für den Gatestrom i_G und den Strom i_L durch die Induktivität L_G gilt während dieser Phase:

$$i_{\rm G}(t_2 < t < t_3) = i_{\rm L}(t_2 < t < t_3) \tag{4.8}$$

Die Spannung U_L über der Induktivität L_G stellt in dieser Phase die Differenz zwischen der positiven Versorgungsspannung des Gate-Treibers und der aktuellen Gate-Emitter-Spannung des IGBT dar. Während dieser Zeitspanne steigt die Gate-Emitter-Spannung des IGBT an und es gilt der Zusammenhang:

$$u_{\rm L}(t_2 < t < t_3) \approx \frac{U_{\rm T}}{2} - u_{\rm GE}(t)$$
 (4.9)

Solange das Gate des IGBT noch nicht auf die positive Versorgungsspannung des Treibers geladen ist, bleibt die Spannung über der Induktivität L_G positiv. Daher steigt der Strom i_L weiter an.

Phase IV (t₃ bis t₈)

Um einen weiteren Anstieg des Gatestroms zu stoppen, beziehungsweise den Strom wieder zu reduzieren, muss der Transistor T_1 ausgeschaltet werden. Der Strom kommutiert nach dem Ausschalten von T_1 auf die Bodydiode von Transistor T_2 . In Abbildung 4.6 ist dieser Betriebszustand dargestellt. In diesem Fall gilt weiterhin Gleichung 4.8. Der Spannungsabfall über der Induktivität beträgt unter Vernachlässigung der Flussspannung der Diode und der Spannungsabfällen an den Leiterbahnen näherungsweise:

$$u_{\rm L}(t) \approx -\frac{U_{\rm T}}{2} - u_{\rm GE}(t) \tag{4.10}$$

Die Spannung U_L ist nun negativ. Auf den positiven Strom i_L , der durch die Induktivität fließt, wirkt U_L daher als Gegenspannung und baut den Strom in der Induktivität ab. Da der Strom i_L dem Strom i_G entspricht, hat dies direkten Einfluss auf den Gatestrom des IGBT. Am Anfang von Phase IV (Abbildung 4.6


Abbildung 4.6: Schaltmusterbeispiel mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und aktiver Strompfad während des Freilaufs innerhalb von Phase IV des adaptiven Gate-Treibers. Die Freilaufphasen sind gelb hinterlegt und die aktiven Phasen lila. Der Strompfad während der aktiven Schaltzustände entspricht Abbildung 4.5.

zwischen t_3 und t_4) ist zu erkennen, dass der Strom i_L aufgrund der anliegenden Gegenspannung zu sinken beginnt.

Im Folgenden wird Phase IV aus Abbildung 4.6 ganzheitlich betrachtet. Während dieser Phase wird zwischen den beiden Betriebszuständen aus Abbildung 4.6 (gelb hinterlegt) und Abbildung 4.5 (lila hinterlegt) mehrfach hin und her gewechselt. Das Wiedereinschalten des MOSFET T_1 zum Zeitpunkt t_4 bzw. t_6 führt dazu, dass der Strom in der Induktivität wieder ansteigt. Ein erneutes Ausschalten von MOSFET T_1 (t_5 und t_7) führt dazu, dass der Drosselstrom von MOSFET T_1 wieder auf die Bodydiode von T_2 kommutiert. Die Spannung über der Induktivität L_G wechselt daraufhin ihr Vorzeichen. Als Folge sinkt der Strom i_L erneut.

In Phase II (Abbildung 4.4) wird die Höhe des initialen Gatestroms vorgegeben. Während Phase IV wird die Form des Stromverlaufs eingestellt, welcher in das Gate des IGBT eingeprägt wird. Anhand von Gleichung 2.27 und 2.33 aus Kapitel 2.6 wird dadurch der direkte Einfluss des adaptiven Treibers auf das Schaltverhalten des angesteuerten Leistungshalbleiters deutlich. Theoretisch kann ein Wechsel zwischen T_2 und der Bodydiode von T_1 beliebig oft durchgeführt werden. Die MOSFETs T_1 und T_2 in Verbindung



Abbildung 4.7: Abgewandeltes Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und aktiver Strompfad, wenn die Gate-Emitter-Spannung innerhalb von Phase IV die Versorgungsspannung $U_{\rm T}$ des Gate-Treibers erreicht.

mit der Gate-Kapazität C_{GE} und der Drossel L_G arbeiten in diesem Fall als eine Art Synchronwandler. Dadurch wird eine sehr genaue Einstellung des Kurvenverlaufs des Drossel-Stroms ermöglicht, wobei jedoch eine sehr hohe Schaltfrequenz der MOSFETs innerhalb des Gate-Treibers vorausgesetzt wird. Diese Variante soll allerdings nicht Gegenstand der vorliegenden Arbeit sein.

Es ist möglich, dass bereits innerhalb von Phase IV, während T_1 eingeschaltet ist, die Gate-Emitter-Spannung U_{GE} den Wert der positiven Treiber-Versorgungsspannung U_T erreicht. Dieser Fall ist im Kurvenverlauf von Abbildung 4.7 dargestellt.

Die Topologie des adaptiven Treibers verhindert in einem solchen Fall das weitere Aufladen des Gates des IGBT durch den Drosselstrom i_L . Hat die Gate-Emitter-Spannung den Wert der halben Treiber-Versorgungsspannung zuzüglich der Flussspannung U_R der Bodydiode von T_3 erreicht, kommutiert der Strom vom Gate des IGBT auf die Bodydiode von T_3 . Der daraus resultierende Strompfad ist in Abbildung 4.7 dargestellt und es gilt:

$$U_{\rm GE} \approx \frac{U_{\rm T}}{2} + U_{\rm R} \tag{4.11}$$



Abbildung 4.8: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und aktiver Strompfad während der Freilaufphase (Phase V) mit leitender Bodydiode von T_3 des adaptiven Gate-Treibers.

Phase V (t₈ bis t₉)

Zum Zeitpunkt t_8 in Abbildung 4.8 ist die Bedingung aus Gleichung 4.11 erfüllt und die Eingangskapazität des Leistungstransistors ist vollständig umgeladen. Der Strom i_L kommutiert auf die Bodydiode von T_3 . Wie zuvor beschrieben wird auch in dieser Phase ein weiteres Laden der Eingangskapazität des Gates durch den noch vorhandenen Strom i_L verhindert. Die Gate-Emitter-Spannung wird auf die halbe positive Versorgungsspannung des Treibers plus der Flussspannung der Bodydiode U_R von MOSFET T_3 begrenzt. Das Gate ist somit vor zu hohen Spannungen geschützt.

Der verbleibende Strom $i_{\rm L}$ verläuft über den in Abbildung 4.8 eingezeichneten Pfad. In dieser Phase wird der Strom $i_{\rm L}$ bis auf null abgebaut. Alle MOSFETs T_1 bis T_4 des Gate-Treibers sind ausgeschaltet.

Phase VI (t₉ bis t₁₀)

Ist die Bedingung aus Gleichung 4.11 erfüllt, ist der Leistungstransistor eingeschaltet. Die Eingangskapazität des Gates ist vollständig geladen und der IGBT befindet sich im gesättigten Zustand. Der Stromverlauf und das Schaltmuster von Phase VI sind in Abbildung 4.9 dargestellt. In dieser Phase ist T_3 eingeschaltet und das Gate des Leistungstransistors über diesen MOSFET niederim-



Abbildung 4.9: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und Strompfad für den stationären Einschaltzustand (Phase VI) des adaptiven Gate-Treibers.

pedant mit der positiven Versorgungsspannung des Treibers verbunden. Somit ist der Leistungstransistor nicht nur im ausgeschalteten, sondern auch im eingeschalteten Zustand gegenüber Störungen wie kapazitiven Verschiebeströmen durch die niederimpedante Anbindung an die Treiber-Versorgungsspannung geschützt.

4.1.2 Ausschaltvorgang mit dem adaptiven Treiber

Der Ausschaltvorgang verläuft mit dem Einschaltvorgang vergleichbar ab, wie in Abbildung 4.2 schematisch an den Schaltmustern der Treiber MOSFETs bereits zu erkennen ist. Ausgangspunkt bildet der stationär eingeschaltete Leistungstransistor mit dem zugehörigen Schaltzustand des Treibers (Abbildung 4.9, Phase VI).

Phase VII (t₁₀ bis t₁₁)

Wird der Transistor T_2 des adaptiven Gate-Treibers in Phase VII zusätzlich zu T_3 eingeschaltet, wird ein Strom $i_L < 0A$ in der Induktivität aufgebaut. Der Strompfad und das zugehörige Schaltmuster mit den Strom- und Spannungsverläufen ist in Abbildung 4.10 dargestellt. In dieser Phase liegt über der Induktivität L_G die Versorgungsspannung U_T des Treibers an. Die Richtung des Spannungsabfalls über der Induktivität führt dazu, dass sich ein negativer Strom



Abbildung 4.10: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und Strompfad während der Vorladephase des Ausschaltvorgangs des adaptiven Gate-Treibers (Phase VII).

 $i_{\rm L}$ aufbaut. Das Gate des Leistungshalbleiters ist während dieser Phase weiterhin niederimpedant über T_3 mit der positiven Versorgungsspannung des Treibers verbunden. Somit gilt während dieser Phase:

$$i_{\rm L}(t_{10} < t < t_{11}) = \frac{1}{L_{\rm G}} \cdot \int_{t_{11}}^{t_{12}} -U_{\rm T} \cdot dt < 0\,{\rm A}$$
(4.12)

$$u_{\rm GE}(t_{10} < t < t_{11}) \approx \frac{U_{\rm T}}{2} \tag{4.13}$$

$$i_{\rm G}(t_{10} < t < t_{11}) = 0$$
A (4.14)

Phase VIII (t_{11} bis t_{12})

Der Betrag des Stroms i_L zum Zeitpunkt t_{11} wird über die Länge der Phase VII eingestellt. Dies entspricht der Einstellmöglichkeit beim Einschaltvorgang für die Dauer der Phase II. Wird Transistor T_3 in Phase VIII abgeschaltet, kommutiert der Strom i_L von Transistor T_3 auf das Gate des Leistungstransistors. Dieser Vorgang ist zu Beginn von Phase VIII in Abbildung 4.11 veranschaulicht. Der Gatestrom i_G entspricht hier dem Drosselstrom i_L . Die Gate-Kapazität wird ent-



Abbildung 4.11: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers während des Ausschaltvorgangs und aktiver Strompfad während der Umladephase (Phase VIII) des adaptiven Gate-Treibers.

laden und die Gate-Emitter-Spannung sinkt. Es gilt folglich für die Spannung über der Induktivität L_G :

$$u_{\rm L}(t_{11} < t < t_{12}) \approx -\frac{U_{\rm T}}{2} - u_{\rm GE}(t)$$
 (4.15)

Da die Spannung U_L über der Induktivität L_G dasselbe Vorzeichen wie in Phase VII aufweist, steigt der Drosselstrom und damit der Gatestrom in Phase VIII weiter an.

Phase IX (t₁₂ bis t₁₆)

Dem Vorgehen beim Einschalten des Leistungshalbleiters während Phase IV entsprechend, kann der Gatestrom durch Ausschalten von T_2 und dem dadurch entstehenden Freilaufpfad verkleinert werden. Der Strom kommutiert nach dem Ausschalten von T_2 auf die Bodydiode von Transistor T_1 . In Abbildung 4.12 ist dieser Betriebszustand dargestellt. Der Gatestrom i_G entspricht weiterhin dem Drosselstrom i_L . Der Spannungsabfall über der Induktivität beträgt unter Vernachlässigung der Flussspannung der Diode und der Spannungsabfällen an den Leiterbahnen näherungsweise:

$$u_{\rm L}(t) \approx \frac{U_{\rm T}}{2} - u_{\rm GE}(t) \tag{4.16}$$



Abbildung 4.12: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und aktiver Strompfad während des Freilaufs innerhalb von Phase IX des adaptiven Gate-Treibers. Die Freilaufphasen sind gelb hinterlegt und die aktiven Phasen lila. Der Strompfad während der aktiven Schaltzustände entspricht Abbildung 4.11.

Die Spannung $U_{\rm L}$ ist nun positiv. Auf den negativen Strom $i_{\rm L}$, der durch die Induktivität fließt, wirkt $U_{\rm L}$ daher als Gegenspannung und baut den Strom in der Induktivität ab. Da der Strom $i_{\rm L}$ dem Strom $i_{\rm G}$ entspricht, hat dies direkten Einfluss auf den Gatestrom des IGBT. Am Anfang von Phase IX (Abbildung 4.12 zwischen t_{12} und t_{13}) ist zu erkennen, wie der Strom $i_{\rm L}$ aufgrund der anliegenden Gegenspannung abgebaut wird.

Im Folgenden wird Phase IX aus Abbildung 4.12 ganzheitlich betrachtet. Während dieser Phase wird, wie bereits während Phase IV des Einschaltvorgangs, zwischen den beiden Betriebszuständen aus Abbildung 4.12 (gelb hinterlegt) und Abbildung 4.11 (lila hinterlegt) mehrfach hin und her gewechselt. Ein Wiedereinschalten von MOSFET T_2 zum Zeitpunkt t_{13} bzw. t_{15} führt dazu, dass der Strom in der Induktivität betragsmäßig erneut ansteigt. Nochmaliges Ausschalten von MOSFET T_2 (t_{14} und t_{16}) führt dazu, dass der Drosselstrom von MOSFET T_2 wieder auf die Bodydiode von T_1 kommutiert. Die Spannung über der Induktivität L_G wechselt daraufhin ihr Vorzeichen. Als Folge sinkt der Strom i_L erneut. Die Dauer von Phase VII (Abbildung 4.10) definiert die Höhe des initialen Gatestroms, während Phase IX die weitere Form des Stromverlaufs, welcher in das Gate des IGBT eingeprägt wird, beeinflusst. Wie zuvor während des Einschaltvorgangs ist ein theoretisch beliebig häufiger Wechsel der beiden Zustände in Phase IX möglich.

Analog zum Einschaltvorgang kann demnach das Schaltverhalten des Leistungstransistors während des Ausschaltvorgangs ebenfalls aktiv durch den variablen Gatestrom beeinflusst werden (siehe ebenfalls Gleichung 2.27 und 2.33 aus Kapitel 2.6).

Es ist entsprechend zu Phase IV ebenfalls möglich, dass innerhalb von Phase IX, während T_2 eingeschaltet ist die Gate-Emitter-Spannung U_{GE} den Wert der negativen Treiber-Versorgungsspannung U_T erreicht. Dieser Fall ist im Kurvenverlauf von Abbildung 4.13 dargestellt.

Die Topologie des adaptiven Treibers verhindert in diesem Fall vergleichbar zum Einschaltvorgang, dass das Gate des IGBT durch den Drosselstrom i_L weiter negativ geladen wird. Hat die Gate-Emitter-Spannung den Wert der halben Treiber-Versorgungsspannung zuzüglich der Flussspannung U_R der Bodydiode von T_4 erreicht, kommutiert der Strom vom Gate des IGBT auf die Bodydiode von T_4 . Der daraus resultierende Strompfad ist in Abbildung 4.13 dargestellt.



Abbildung 4.13: Abgewandeltes Schaltmuster mit daraus resultierenden Stromund Spannungsverläufen innerhalb des Gate-Treibers und aktiver Strompfad, wenn die Gate-Emitter-Spannung innerhalb von Phase IX die negative Versorgungsspannung $U_{\rm T}$ des Gate-Treibers erreicht.



Abbildung 4.14: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und aktiver Strompfad während der Freilaufphase (Phase X) mit leitender Bodydiode von T_4 und T_1 des adaptiven Gate-Treibers.

Phase X (t₁₆ bis t₁₇)

Am Ende von Phase IX (zum Zeitpunkt t_{16}) ist die Gate-Kapazität vollständig negativ geladen. Ist die Gate-Emitter-Spannung und damit die Ladung der Eingangs-Kapazität des IGBT auf den Wert der negativen Treiber Versorgungsspannung (plus der Flussspannung der Bodydiode von T_4) geladen, gilt:

$$u_{\rm GE} \approx -\frac{U_{\rm T}}{2} - U_{\rm R} \tag{4.17}$$

Der Strom i_L kommutiert vom Gate des Leistungstransistors auf die Bodydiode von T_4 . Wie zuvor beschrieben, wird dadurch auch in dieser Phase ein weiteres Laden der Eingangskapazität des Gates durch den noch vorhandenen Strom i_L verhindert. Der verbleibende Strom i_L fließt über die Bodydioden von T_4 und T_1 (siehe Abbildung 4.14). In dieser Phase wird der Strom i_L bis auf null abgebaut. Alle MOSFETs des Gate-Treibers T_1 bis T_4 sind ausgeschaltet.

Phase XI (ab t_{17} und t_0 bis t_1)

In der darauffolgenden Phase XI (Abbildung 4.15) wird T_4 eingeschaltet. Dadurch wird das Gate des Leistungstransistors mit der negativen Versorgungsspannung des Treibers verbunden. Der Leistungstransistor ist nun störsicher im ausgeschalteten Zustand und es kann für ein erneutes Einschalten des Leistungstransistors mit der Reihenfolge aus Abschnitt 4.1.1 begonnen werden.



Abbildung 4.15: Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsverläufen innerhalb des Gate-Treibers und Strompfad für den stationären Ausschaltzustand (Phase XI) des adaptiven Gate-Treibers.

4.2 Design der Schaltung und Inbetriebnahme

Um das hier vorgestellte Konzept und die darauf aufbauenden verschiedenen Betriebsstrategien testen zu können, wurde der Treiber für das Infineon PrimePack Modul FF900R12IE4 [D2] entwickelt, aufgebaut und in Betrieb genommen. Dabei handelt es sich um ein 1200 V Modul mit einem Nennstrom von 900 A und IGBT-Chips der vierten Generation (mit Trench-Gate und Feldstopp-Schicht).

Das entwickelte Layout des Gate-Treibers ermöglicht es, verschiedene Induktivitäten L_G einbauen zu können. Dadurch wird ein größerer Freiraum bei der Untersuchung der Schaltung ermöglicht. Des Weiteren können mit diesem Design die MOSFETs T_1 bis T_4 unabhängig voneinander angesteuert werden. Abbildung 4.16 zeigt den vereinfachten Schaltplan des adaptiven Gate-Treibers. Zum Schutz vor Brückenkurzschlüssen innerhalb des Gate-Treibers sind die Treiber MOSFETs mit einer Hardware-Verriegelungslogik für T_1 und T_2 sowie T_3 und T_4 beschaltet. Weitere Schutzfunktionen wie eine Verriegelungslogik mit einstellbaren Verriegelungszeiten oder Mindesteinschaltzeiten der MOS-FETs sind auf dem FPGA implementiert. Für die Mindesteinschaltzeit eines



Abbildung 4.16: Vereinfachter Schaltplan des neuen Gate-Treibers bestehend aus MOS-FET H-Brücke mit Induktivität, Spannungsversorgung sowie Ansteuerung über ein FPGA und Potentialtrennung der Steuersignale.

MOSFET werden 50ns festgelegt. Die Schrittweite mit der die Schaltzeiten der MOSFETs verändert werden können beträgt 10ns und wird durch die Taktfrequenz des FPGAs von 100MHz festgelegt. Die Mindesteinschaltzeit wird durch die Schaltzeiten der MOSFETs bestimmt. Das FPGA und der adaptive Gate-Treiber sind über Lichtwellenleiter miteinander verbunden. Dadurch wird eine sichere Potentialtrennung gewährleistet und die Programmierung des FPGAs kann schneller verändert und angepasst werden.

Den Kern des Treibers bildet die MOSFET H-Brücke und die Induktivität L_G (siehe Abbildung 4.16). Die Spannungsversorgung und die Potentialtrennung wird mit dem DC/DC-Wandler R24P215D von Recom [D3] realisiert. Die Ansteuerung der H-Brücken MOSFETs IRF7854PbF [D4] erfolgt über vier Avago ACPL-W349 [D5] Treiber-Bausteine. Der Prozessor besteht im Kern aus einem Altera Cyclone IV EP4CE6E22C8N FPGA [D6] und ist auf einer separaten zweiten Platine platziert.

In Abbildung 4.17 ist die auf dem IGBT-Modul FF900R12IE4 montierte neue Treiber-Platine abgebildet. Die Induktivität und die vier MOSFETs sind in der Mitte angeordnet. Auf der rechten Seite der Platine befinden sich drei Spezialaufnahmen [D7] für Spannungs-Tastköpfe. An den Spezialaufnahmen können die relevanten elektrischen Größen des Moduls gemessen werden: Die Gate-Emitter-Spannung U_{GE} , die Kollektor-Emitter-Spannung U_{CE} sowie die am Modul anliegenden Zwischenkreisspannung U_{DC} . Die vollständigen Schaltpläne und das Layout der Platine sind im Anhang dieser Arbeit aufgeführt (siehe A.5 bis A.10).

Für die Dimensionierung der Treiber-Induktivität sind die folgenden Berechnungen notwendig: In der Induktivität muss ausreichend Energie gespeichert werden können, damit nach der jeweiligen Vorladephase des Drosselstroms (Abbildungen 4.4 und 4.10) die Energie ausreicht, um die Eingangskapazität des IGBT bei einem gewünschten maximalen Strom theoretisch komplett umzuladen.

$$L_{\rm G,min} = \frac{C \cdot U^2}{I^2} = \frac{213 \,\mathrm{nF} \cdot (30 \,\mathrm{V})^2}{15 \,\mathrm{A}^2} = 852 \,\mathrm{nH} \tag{4.18}$$



Abbildung 4.17: Neu entwickelter und aufgebauter intelligenter adaptiver Gate-Treiber, auf einem IGBT-Modul FF900R12IE4 montiert.

Mit diesem Ansatz ergibt sich für den hier betrachteten Fall eine minimale Induktivität von $L_{G,min} = 852 \,\text{nH}.$

Des Weiteren wird berücksichtigt, dass die MOSFETs des adaptiven Gate-Treibers von einem FPGA angesteuert werden. In diesem Fall bedeutet dies, dass sich die Schaltzeiten der MOSFETs mit einer Schrittweite von 10ns verändern lassen. Für den hier aufgebauten adaptiven Treiber wird festgelegt, dass eine Änderung der Schaltzeit um 10ns eine maximale Änderung des Drosselstroms i_L um 300mA bewirken darf. Dadurch wird der maximale Stromrippel des Drosselstroms begrenzt. Für die Berechnung der erforderlichen Induktivität gilt allgemein Gleichung 4.19.

$$L = \frac{U \cdot \Delta t}{\Delta I} \tag{4.19}$$

Mit den Werten des hier vorgestellten Aufbaus ergibt sich daraus:

$$L_{\rm G,min} = \frac{30\,\rm V \cdot 10\,\rm ns}{300\,\rm mA} = 1.0\,\mu\rm H \tag{4.20}$$

Um eine ausreichend hohe Dynamik bei der Veränderung der Gatestrom-Form erreichen zu können wird zudem festgelegt, dass sich während der Vorladephase pro 10 ns der Drosselstrom um mindestens 100 mA ändern soll. Diese Forderung führt nach Gleichung 4.19 zu:

$$L_{\rm G,max} = \frac{30\,\rm V \cdot 10\,\rm ns}{100\,\rm mA} = 3.0\,\mu\rm H \tag{4.21}$$

Auf Grundlage dieser Berechnungen und der Marktverfügbarkeit wurde eine Induktivität mit einem Wert von $L_G = 1,4 \mu H$ ausgewählt.

Ermittlung der Schaltzeiten der Ansteuerung

In diesem Abschnitt wird beschrieben, wie die Schaltzeiten für die MOSFETs des Treibers abgeschätzt werden können. Die vereinfachten Berechnungen werden im Folgenden zunächst anhand des Einschaltvorgangs erläutert.

Für die Berechnung müssen verschiedene Ersatzschaltbilder und Gleichungen aufgestellt werden, wobei Spannungsabfälle an den Leitungen vernachlässigt werden. Berücksichtigt wird der im Modul FF900R12IE4 vorhandene interne Gate-Widerstand $R_{\rm G}$.



Abbildung 4.18: Ersatzschaltbild für den Umladevorgang links, rechts das für den Freilaufzustand. Spannungsabfälle an Leitungen werden vernachlässigt.

Näherungsweise kann davon ausgegangen werden, dass während des Vorladevorgangs aus Phase II (siehe Abbildung 4.2) die Spannung über der Induktivität konstant $u_L(t) = U_T$ beträgt. Mit Gleichung 4.23 ergibt sich in dieser Phase II der Strom i_L der Induktivität L_G zu:

$$i_{\rm L}(t) = I_0 + \frac{U_{\rm T}}{L_{\rm G}} \cdot t \tag{4.22}$$

$$u_{\rm L}(t) = L_{\rm G} \cdot \frac{{\rm d}i_{\rm L}(t)}{{\rm d}t} \tag{4.23}$$

Der Strom I_0 ist zu Beginn dieser Phase $I_0 = 0$ A. Für den darauffolgenden Kommutierungsvorgang des Stroms auf das Gate in Phase III, wird das Ersatzschaltbild auf der linken Seite in Abbildung 4.18 aufgestellt. Während dieser Phase gilt nun näherungsweise:

$$i_{\rm L}(t) = i_{\rm G}(t) = i_{\rm C_{\rm GE}}(t)$$
 (4.24)

Es kann für die Spannung über der Induktivität anhand des linken Ersatzschaltbildes aus Abbildung 4.18 folgende Gleichung aufgestellt werden:

$$u_{\rm L}(t) = \frac{U_{\rm T}}{2} - u_{C_{\rm GE}}(t) - R_{\rm G} \cdot i_{\rm L}(t) = \frac{U_{\rm T}}{2} - u_{C_{\rm GE}}(t) - u_{R_{\rm G}}(t)$$
(4.25)

Für den Strom $i_{\rm L}$ der Induktivität $L_{\rm G}$ gilt nun:

$$i_{\rm L}(t) = I_0 + \frac{u_{\rm L}(t)}{L_{\rm G}} \cdot t \tag{4.26}$$

Der Strom I_0 entspricht hier dem Strom der Induktivität L_G aus Gleichung 4.22 am Ende von Phase II (Zeitpunkt t_2). Gleichung 4.27 beschreibt die Spannung der Eingangskapazität C_{GE} . Die Spannung $U_{C_{GE,0}}$, auf welche die Kapazität C_{GE} zu Beginn der Betrachtung geladen ist, beträgt in diesem Fall $\frac{U_T}{2}$. Dies entspricht der halben negativen Versorgungsspannung des Treibers. Der Strom, der in die Kapazität C_{GE} fließt, entspricht dem Strom durch die Induktivität $i_L(t)$.

$$u_{C_{GE}}(t) = U_{C_{GE},0} + \frac{1}{C_{GE}} \cdot \int_{0}^{t} i_{L}(t)dt$$
(4.27)

Die Zeit *t* entspricht dabei der Länge der Phase III, also der Differenz aus t_3 und t_2 (Abbildung 4.2). Nun werden in Gleichung 4.27 die Gleichungen 4.26 und 4.25 eingesetzt und es ergibt sich die folgende Differentialgleichung:

$$u_{C_{GE}}(t) = \frac{U_{T}}{2} + \frac{1}{C_{GE}} \cdot \int_{0}^{t_{3}-t_{2}} \left(\frac{U_{T}}{L_{G}} \cdot (t_{2}-t_{1}) + \frac{\left(\frac{U_{T}}{2} - u_{C_{GE}}(t) - R_{G} \cdot i_{L}(t)\right)}{L_{G}} \cdot t\right) dt$$
(4.28)

Im nächsten Schritt wird der Freilaufzustand mathematisch beschrieben. Phase IV (Abbildung 4.2) beginnt mit einem solchen Freilauf. Alle Transistoren des Treibers sind hier ausgeschaltet. Wie in Abbildung 4.6 auf der rechten Seite zu sehen, fließt der Strom der Induktivität über die Bodydiode von T_2 . Der hier auftretende Spannungsabfall aufgrund der Flussspannung der Diode U_R kann nicht vernachlässigt werden. Das daraus resultierende Ersatzschaltbild ist in Abbildung 4.18 auf der rechten Seite zu sehen. Für die Spannung über der Induktivität ergibt sich während dieser Phase ausgehend vom aufgestellten Ersatzschaltbild:

$$u_{\rm L}(t) = -\frac{U_{\rm T}}{2} - u_{C_{\rm GE}}(t) - R_{\rm G} \cdot i_{\rm L}(t) - u_{\rm R}(i_{\rm L}(t))$$
(4.29)

Das bedeutet, dass die Spannung über der Induktivität $L_{\rm G}$ im Vergleich zur vorherigen Phase II das Vorzeichen gewechselt hat. Der Strom, welcher durch die Induktivität fließt, wird durch diese Gegenspannung abgebaut. Zur Berechnung des Stroms während des Freilaufs gilt Gleichung 4.30.

$$i_{\rm L}(t) = I_0 + \frac{u_{\rm L}(t)}{L_{\rm G}} \cdot t$$
 (4.30)

Der Strom I_0 steht in dieser Phase für den Strom, welcher zum Zeitpunkt $t = t_3$ durch die Induktivität L_G geflossen ist, also zu Beginn des ersten Freilaufs in Phase IV. Wie im aktiven Betriebszustand zuvor, kann mit Gleichung 4.27 sowie den Gleichungen 4.29 und 4.30 die Differentialgleichung 4.31 aufgestellt werden. Die Spannung $U_{C_{\text{GE},0}}$ repräsentiert die Spannung der idealen Gate-Kapazität ebenfalls zum Zeitpunkt $t = t_3$.

$$u_{C_{GE}}(t) = U_{C_{GE,0}} + \frac{1}{C_{GE}} \cdot \int_{0}^{t_{4}-t_{3}} \left(I_{0} + \frac{\left(-\frac{U_{T}}{2} - u_{C_{GE}}(t) - R_{G} \cdot i_{L}(t) - u_{R}(i_{L}(t)) \right)}{L_{G}} \cdot t \right) dt$$
(4.31)

Während der anschließenden Rückspeisephase V ist die Gate-Emitter-Spannung bereits auf ihrem konstanten Endwert. Für den Strom der Induktivität gilt auch hier Formel 4.24 mit dem Strom I_0 zum Zeitpunkt $t = t_8$.

$$u_{\rm L}(t) = U_{\rm T} + 2 \cdot U_{\rm R} \quad \text{für} \quad i_{\rm L} > 0 \,\mathrm{A} \tag{4.32}$$

Sobald der Strom in L_G abgebaut ist, sperren die Bodydioden der Transistoren und über der Induktivität L_G liegt die Spannung 0 V an.

Mit den aufgestellten Gleichungen kann, unter Berücksichtigung der richtigen Vorzeichen der Spannungen, der komplette Ein- und Ausschaltvorgang des Treibers aus den Abschnitten 4.1.1 sowie 4.1.2 mathematisch beschrieben werden. Gelöst werden können die aufgestellten Differentialgleichungen beispielsweise numerisch mithilfe von Matlab.

In diesem vereinfachten Beispiel der Ansteuerung eines Leistungstransistors werden folgende Vorgaben für den Treiber festgelegt: Die gewünschte Spannung U_{GE} , auf welche das Gate zum Zeitpunkt t_4 geladen werden soll, beträgt 4V. Der Gatestrom i_G soll zu diesem Zeitpunkt 3A betragen. Die Spannung auf die das Gate am Zeitpunkt t_{13} geladen werden soll beträgt 2V. Der Gatestrom soll -4A betragen. Die parasitären Kapazitäten des IGBT-Aufbaus werden als konstant angenommen. Es gelten die entsprechenden elektrischen Daten aus Tabelle A.1. Zudem gilt für den Treiber:

- Versorgungsspannungen des Treibers: 15 V und -15 V
- Schaltfrequenz des Leistungshalbleiters: $f_{\rm T} = 8 \, \rm kHz$



Abbildung 4.19: Einschaltvorgang des adaptiven Treibers: Verlauf des Stroms durch die Induktivität links (rot) und auf der rechten Seite die Gate-Emitter-Spannung (blau) und die Spannung über Induktivität (orange).

Werden die hier beschriebenen Berechnungen durchgeführt, ergeben sich für den Einschaltvorgang die Verläufe aus Abbildung 4.19 und für den Ausschaltvorgang jene in Abbildung 4.20. Im linken Diagramm ist jeweils der Strom durch die Induktivität $i_{\rm L}$ aufgetragen und im rechten Diagramm die Spannung $U_{\rm GE}$ und $U_{\rm L}$.

Es ist ersichtlich, dass mit den berechneten Schaltzeiten für den Einschaltvorgang das Gate von -15 V auf 15 V umgeladen wird. Am Ende des ersten Freilaufs zum Zeitpunkt t_4 fließt ein Strom von etwa 3A in das



Abbildung 4.20: Ausschaltvorgang des adaptiven Treiber: Verlauf des Stroms durch die Induktivität links (rot) und auf der rechten Seite die Gate-Emitter-Spannung (blau) und die Spannung über Induktivität (orange).

Phase	Einschalten		Ausschalten	
tvorladen	$t_2 - t_1$	320 ns	$t_{12} - t_{11}$	260 ns
t _{aktiv}	$t_3 - t_2$	200 ns	$t_{13} - t_{12}$	140 ns
<i>t</i> _{freilauf}	$t_4 - t_3$	380 ns	$t_{14} - t_{13}$	340 ns
t _{aktiv}	$t_5 - t_4$	580 ns	$t_{15} - t_{14}$	560 ns
t _{freilauf}	$t_6 - t_5$	100 ns	$t_{16} - t_{15}$	200 ns
t _{aktiv}	$t_7 - t_6$	0 ns	$t_{17} - t_{16}$	Ons
t _{freilauf}	$t_8 - t_7$	0 ns	$t_{18} - t_{17}$	Ons
<i>t</i> _{rueckspeisen}	$t_9 - t_8$	180 ns	$t_{19} - t_{18}$	150 ns

 Tabelle 4.1: Berechnete Schaltzeiten aus dem Rechenbeispiel. Zeitpunkte entsprechen den Zeiten aus Abbildung 4.2.

Gate. Die Gate-Emitter-Spannung beträgt zu diesem Zeitpunkt 3,8V. Beim Ausschaltvorgang in Abbildung 4.20 ist zu erkennen, wie das Gate von 15V auf -15V umgeladen wird. Am Ende des ersten Freilaufs zum Zeitpunkt t_{13} fließt bei einer Gate-Emitter-Spannung von 1,5V ein Strom von etwa -4A in das Gate des IGBT. Die berechneten Schaltzeiten der beiden exemplarischen Betriebspunkte des adaptiven Treibers sind in Tabelle 4.1 aufgeführt. Die tatsächlichen Schaltzeiten der Ansteuerung werden anschließend iterativ ausgehend von den berechneten Zeiten am Prüfstand ermittelt und können aufgrund der Vereinfachungen erheblich von diesen abweichen.

In der vorliegenden Arbeit wurden die individuellen Schaltzeiten für das Modul FF900R12IE4 experimentell am Prüfstand ermittelt. Dabei sind die Schaltzeiten für Zwischenkreisspannungen von 500 V bis 700 V sowie Ströme von 0 A bis 1800 A hinterlegt. In den Phasen IV und IX wird der Gatestrom durch wechselndes Ein- und Ausschalten von T_1 oder T_2 gesteuert. In der ermittelten Lookup Tabelle sind für Phase IV und IX jeweils maximal zwei Wechsel hinterlegt.

4.3 Ausschalten von Kurzschlüssen mit dem adaptiven Gate-Treiber

Wie in Kapitel 3.3 bereits beschrieben, muss ein Gate-Treiber auch in der Lage sein, den Leistungshalbeiter im Fehlerfall sicher auszuschalten. Tritt ein Kurzschluss auf, kommt es zu einem schnellen Anstieg des Kollektorstroms des IGBT. Der maximal zulässige Kurzschlussstrom I_{SC} wird üblicherweise im Datenblatt des Leistungshalbleiters angegeben. Ebenso ist angegeben, innerhalb welcher Zeit I_{SC} abgeschaltet werden muss, damit der IGBT nicht zerstört wird. Für das in dieser Arbeit verwende IGBT-Modul mit IGBT 4 Chips beträgt die Zeit innerhalb welcher der Kurzschlussstrom abgeschaltet werden muss 10 µs. Diese Zeit wird durch den Modulaufbau und die eingesetzte IGBT-Chip Generation definiert [60, 61].

Während dem Ausschalten eines Kurzschlussstroms besteht am IGBT die Gefahr, dass der Kollektorstrom mit einem sehr großen Gradienten abgeschaltet wird. Es kann daraufhin zu einer unzulässig hohen Überspannung ΔU_{CE} kommen, welche den Leistungshalbleiter zerstört. Das angestrebte Ziel ist es daher, den Leistungshalbleiter im Fehlerfall langsam auszuschalten. Hierfür muss ein kleiner Gatestrom erzeugt werden. Um dies zu erreichen, kann der Treiber mit entsprechenden Beschaltungen für den Leistungshalbleiter erweitert werden. Dieses Vorgehen wurde bereits in Abschnitt 3.3.1 beschrieben. Damit verbunden ist allerdings ein erhöhter Bauteileaufwand für den Treiber.

Da der vorgestellte adaptive open-loop-Gate-Treiber ohne Echtzeit Rückkopplung des aktuellen Arbeitspunktes angesteuert wird, stellt die Fehlerbehandlung eine besondere Herausforderung dar. Der adaptive Gate-Treiber generiert während des normalen Betriebs eine arbeitspunktabhängige Kurvenform des Gatestroms. Wie bereits erläutert, ist der Arbeitspunkt von der Halbleitertemperatur ϑ_J , der Zwischenkreisspannung U_{DC} und dem aktuellen Kollektorstrom I_C abhängig. Diese Parameter sind allerdings im Fehlerfall (beispielsweise bei einem Kurzschluss am Ausgang des Stromrichters) nicht bekannt.

Das hier vorgestellte Treiber-Konzept bietet jedoch die Möglichkeit, den Leistungshalbleiter dennoch sicher auszuschalten, ohne dabei die eigentliche Schaltung mit weiteren Bauteilen erweitern zu müssen. Um einen unbekannten Strom bei einer unbekannten Zwischenkreisspannung sicher ausschalten zu können, wird die H-Brücke des neuen Gate-Treibers mit einem speziellen Schaltmuster angesteuert. Dieses Schaltmuster erzeugt unabhängig vom aktuellen Arbeitspunkt einen sehr kleinen Gatestrom. Die Wirkung entspricht dem Prinzip eines zusätzlichen externen Abschaltwiderstands im Treiber für Kurschlussströme (siehe auch Kapitel 3.3.1). Den erforderlichen kleinen Gatestrom erzeugt der Gate-Treiber durch ein spezielles Ansteuerverfahren der Treiber-MOSFETs.

Innerhalb dieses Ansteuerverfahrens wird Treiber-MOSFET T_2 über mehrere Perioden mit einem speziellen Schaltmuster angesteuert (siehe Abbildung 4.21 auf der rechten Seite). Auf der linken Seite in Abbildung 4.21 ist der Treiber abgebildet. Darin sind die beiden möglichen Strompfade bei Betrieb mit dieser Abschaltsequenz im Fehlerfall eingezeichnet. Der aktive Pfad, also der Strompfad wenn der Transistor T_2 eingeschaltet ist, ist in rot eingezeichnet und der Leerlaufpfad in blau dargestellt. Die Gate-Kapazität C_{GE} , die Induktivität L_G sowie der Transistor T_2 und die Body Diode von T_1 bilden mit der Versorgungsspannung des Gate-Treibers einen Boost-Converter.

Wird der Treiber im Fehlerfall mit der speziellen Abschaltsequenz aus Abbildung 4.21 betrieben, baut sich während der ersten 7µs ein kleiner Gatestrom auf. Dieser hat zur Folge, dass das Gate des Leistungstransistors langsam entladen und daher der IGBT langsam ausgeschaltet wird. Dadurch werden ungewollt hohe Überspannungen ΔU_{CE} aufgrund eines zu großen Stromgradienten verhindert. Eine Schwierigkeit besteht darin, dass der Zeitpunkt unbekannt



Abbildung 4.21: Adaptiver Treiber im Fehlermodus [E2]: a) Strompfade für den aktiven Fall (rot) und den Freilauf (blau). b) logische Ansteuersignale für die vier MOSFETs des Treibers während der speziellen Abschaltsequenz.

ist, an welchem der IGBT innerhalb dieser 7μ s ausschaltet. Der Zeitpunkt wird erheblich durch den tatsächlichen Kollektorstrom I_C beeinflusst [62]. Daher wird die Zeit, innerhalb derer der IGBT sicher ausschaltet, experimentell bestimmt. Das daraus resultierende Schaltmuster kann für alle IGBT-Module des Typs FF900R12IE4 verwendet werden.

Am Ende der ersten 7 µs wird innerhalb von weiteren 4µs die Einschaltzeit von T_2 kontinuierlich vergrößert. Dies geschieht bei konstanter Schaltfrequenz. Dadurch wird sichergestellt, dass die Gate-Kapazität vollständig umgeladen wird. Die Gate-Emitter-Spannung wird so auf die negative Versorgungsspannung des Treibers geladen. Im Anschluss daran kann T_4 dauerhaft eingeschaltet werden und der Leistungshalbleiter befindet sich im stationär ausgeschalteten Zustand.

Das Beispiel in Abbildung 4.22 verdeutlicht die prinzipielle Funktionsweise des soeben vorgestellten Abschaltmusters für Kurzschlussströme. Dazu



Abbildung 4.22: Ausschaltvorgang im Fehlermodus: Das gemessene Ansteuersignal von T_2 ist in violett im oberen Diagramm aufgetragen. Im unteren Diagramm sind der Kollektorstrom (orange), die Kollektor-Emitter-Spannung (blau) und die Gate-Emitter-Spannung (grün) eines exemplarischen Betriebspunktes aufgetragen.

wird der Leistungshalbleiter bei einem Arbeitspunkt von $U_{\rm DC} = 310$ V und $I_{\rm Last} = 220$ A mit dem in Abbildung 4.21 gezeigten Schema ausgeschaltet. Im oberen Bereich von Abbildung 4.22 ist das Ansteuersignal vom MOSFET T_2 aufgetragen (violett). Das Steuersignal hat eine Periodendauer von 600 ns und innerhalb der ersten 7 µs einen Aussteuergrad von 10%. Dies entspricht zu Beginn einer Einschaltzeit von 60 ns pro Periode. Im unteren Bereich von Abbildung 4.22 sind der Kollektorstrom $I_{\rm C}$ (orange), die Kollektor-Emitter-Spannung $U_{\rm CE}$ (blau) sowie die Gate-Emitter-Spannung $U_{\rm GE}$ (grün) des angesteuerten IGBT eingezeichnet.

Zum Zeitpunkt $t = 0\mu$ s beginnt die Ausschaltsequenz mit dem Fehlermuster und es wird ein kleiner Gatestrom erzeugt. Das Gate entlädt sich daraufhin langsam bis bei etwa $t = 5\mu$ s der Leistungshalbleiter beginnt auszuschalten. Im Bereich zwischen $t = 7\mu$ s und $t = 12\mu$ s wird das Gate auf die negative Versorgungsspannung des Treibers geladen. Dazu erhöht der Treiber den Aussteuergrad von T_2 kontinuierlich (siehe oberer Bereich von Abbildung 4.22). Die auftretende Überspannung am Leistungshalbleiter beträgt in diesem Beispiel etwa $\Delta U_{CE} = 70$ V. Die Beispielmessung veranschaulicht das Funktionsprinzip des in diesem Kapitel vorgestellten Ansteuermusters. In Kapitel 6.3 werden Messungen des Abschaltverhaltens bei Kurzschlussströmen von bis zu 3800 A und Zwischenkreisspannungen bis zu 850 V gezeigt und diskutiert (Datenblatt: $I_{SC} = 3600$ A, [D2]).

4.4 Einsparpotential der anfallenden Ansteuerverluste

Resonant arbeitende Ansteuerschaltungen wurden entwickelt, um die im Treiber anfallenden Ansteuerverluste zu reduzieren [55, S6]. Die hier vorgestellte Treiber-Schaltung ist strukturell ähnlich aufgebaut wie die Variante einer resonant arbeitenden Ansteuerungen von Eberle et al. [53]. Daher wird in diesem Abschnitt das Einsparpotential der Ansteuerleistung des neuen Treibers im Vergleich mit einer herkömmlichen resistiv arbeitenden Treiber-Schaltung analytisch berechnet.

4.4.1 Konventionell aufgebauter Referenztreiber

Als Referenztreiber wurde in dieser Arbeit ein Push/Pull Treiber wie in Kapitel 3 beschrieben aufgebaut (siehe Abbildung 3.5). Diese Variante bietet die Möglichkeit die Schaltgeschwindigkeiten für den Einschaltvorgang unabhängig vom Ausschaltvorgang anzupassen. Der somit vorhandene Freiheitsgrad wurde genutzt, um den Halbleiter so schnell wie möglich zu schalten, ohne dabei die im Datenblatt angegebenen SOA zu verlassen [D2]. Die maximal einstellbare Schaltgeschwindigkeit beim Einschalten wird von der an der Freilaufdiode auftretenden Überspannung sowie der Rückstromspitze der Diode I_{rr} definiert. Die maximale Geschwindigkeit beim Ausschalten wird durch die auftretende Überspannung ΔU_{CE} am IGBT limitiert.

Für den Entwurf des Referenztreibers und des adaptiven Treibers wurde festgelegt, dass die Überspannung bei doppeltem Nennstrom und $U_{\rm DC} = 800 \,\rm V$ Zwischenkreisspannung maximal 1080 V (90 % von 1200 V) erreichen darf. Die Überstromspitze $I_{\rm rr}$ beim Einschalten soll 600 A nicht überschreiten.

Als Endstufe des Referenztreibers wird der Treiberbaustein IXD630 der Firma IXYS eingesetzt [D8]. Ein solcher integrierter Schaltkreis (IC) umfasst die Endstufentransistoren des Treibers und deren Ansteuerung. Das Gate des Leistungstransistors wird mit Zenerdioden gegen zu hohe Spannungen U_{GE} geschützt. Zudem ist ein Entladewiderstand zwischen Gate und Emitter gegen ein parasitäres Aufladen vorhanden, wie bereits in Abschnitt 3.3.1 beschrieben.

Zusätzliche Beschaltungen zur Begrenzung der Überspannung oder des maximal auftretenden Spannungsgradienten wie dem active clamping oder einer DVRC Schaltung, wurden für diesen Referenztreiber nicht realisiert. Die detaillierten Schaltpläne des hier beschriebenen und aufgebauten Referenztreibers sind im Anhang dieser Arbeit zu finden (A.1 bis A.4).

4.4.2 Berechnung und Vergleich der Ansteuerverluste

Bei einem resistiven Treiber können die anfallenden Umladeverluste der Gate-Kapazität leicht mit Gleichung 4.33 berechnet werden.

$$P_{\rm V,umladen} = Q_{\rm G,IGBT} \cdot f_{\rm T} \cdot U_{\rm T} \tag{4.33}$$

Hier repräsentiert $Q_{G,IGBT}$ die Ladung, welche benötigt wird, um das Gate des Leistungstransistors von $\frac{U_T}{2}$ auf $-\frac{U_T}{2}$ umzuladen. f_T steht für die Schaltfrequenz des Leistungstransistors. Unter der Voraussetzung, dass das Gate des Leistungstransistors bei jedem Umladevorgang komplett umgeladen wird, ist die Berechnung unabhängig vom wirksamen Gate-Widerstand. Der mittlere Strom,

welcher aus der Spannungsquelle des Treibers fließt, setzt sich zusammen aus der Stromaufnahme des Treiber-Bausteins I_{CC} und dem Strom, welcher benötigt wird, um die Kapazität des Gates umladen zu können. Zusätzlich müssen die Endstufentransistoren des Treiber-Bausteins angesteuert werden, wofür der Strom $I_{IC,unladen}$ benötigt wird.

$$I_{\text{Quelle}} = Q_{\text{G,IGBT}} \cdot f_{\text{T}} + I_{\text{CC}} + I_{\text{IC,umladen}}$$
(4.34)

Die Verluste, die durch den Treiber-Baustein des Gate-Treibers verursacht werden, berechnen sich zu $P_{V,IC}$. Dabei werden die Verluste durch den Eigenverbrauch des Treiber-Bausteins $P_{V,intern}$ berücksichtigt. Auch die Leitungs- sowie Schaltverluste der integrierten Endstufentransistoren und deren Übergangswiderstände werden hierbei berücksichtigt.

$$P_{\rm V,IC} = U_{\rm T} \cdot I_{\rm CC} + P_{\rm V,intern} \tag{4.35}$$

Dazu kommen die durch den Wirkungsgrad der Spannungsquelle verursachten Verluste $P_{V,Quelle}$. Die gesamten Ansteuerverluste eines resistiven Treibers lassen sich folglich abschätzen zu:

$$P_{\rm V,Treiber} \approx P_{\rm V,umladen} + P_{\rm V,IC} + P_{\rm V,Quelle}$$
 (4.36)

Im folgenden Beispiel werden die Parameter der aufgebauten Referenzansteuerung verwendet, die in Abschnitt 4.4.1 beschrieben werden. Die elektrischen Kenndaten des IGBT FF900R12IE4 [D2] von Infineon und des Treiber-Bausteins IXD630 der Firma IXYS [D8] sind in Tabelle A.1 zusammengefasst.

Die Umladeverluste sowie die Verluste des Treiberbausteins und des DC/DC-Wandlers berechnen sich bei einer Schaltfrequenz des Leistungstransistors von $f_T = 8 \text{ kHz}$ zu:

$$P_{V,\text{umladen}} = Q_{G,\text{IGBT}} \cdot f_{\text{T}} \cdot U_{\text{T}} = 6,4\,\mu\text{C} \cdot 8000\,\text{Hz} \cdot 30\,\text{V} = 1,536\,\text{W}$$
(4.37)

$$P_{\rm V,IC} = U_{\rm T} \cdot I_{\rm CC} + P_{\rm V,R_{\rm DS,on}} = 30 \,\rm V \cdot 4 \,\rm mA + 92,14 \,\rm mW = 0,212 \,\rm W \qquad (4.38)$$

Die mittlere Stromaufnahme der Treiber-Schaltung berechnet sich nach Gleichung 4.34 zu:

$$I_{\text{Ouelle}} = 6.4\,\mu\text{C} \cdot 8000\,\text{Hz} + 4\,\text{mA} + 0.97\,\text{mA} = 56.17\,\text{mA}$$
(4.39)

Für den eingesetzten DC/DC-Wandler R24P215D [D3] ergeben sich für einen mittleren Strom I_{Quelle} die anfallenden Verluste zu $P_{\text{V,Quelle}} = 297,2 \text{ mW}$. Die Gesamtverluste des resistiven Treibers, zur Ansteuerung eines IGBT des Moduls FF900R12IE4 ergeben sich somit näherungsweise zu:

$$P_{V,Treiber} \approx P_{V,umladen} + P_{V,IC} + P_{V,Quelle}$$

= 1,536 W + 0,212 W + 0,297 W (4.40)
= 2,045 W

Im Folgenden werden die Verluste des in dieser Arbeit vorgestellten adaptiven Gate-Treibers analytisch berechnet.

Die zu berechnenden Verluste sind die Leitverluste während der jeweiligen Phase des Treibers aus Abbildung 4.2. Dabei müssen die Verluste an den eingesetzten MOSFETs, deren antiparallelen Dioden sowie den internen Gate-Widerständen des Moduls berücksichtigt werden. Zudem fallen Verluste durch die Schaltvorgänge der MOSFETs und durch deren Treiber an. Abschließend müssen auch hier der Wirkungsgrad und die damit anfallenden Verluste im DC/DC-Wandler berücksichtigt werden.

Aus Tabelle A.1 sind die elektrisch relevanten Daten der eingesetzten MOSFETs, der Treiber-Bausteine sowie der Induktivität ersichtlich. Für die Berechnungen werden die Schaltzeiten des Beispiels in Abschnitt 4.2, Tabelle 4.1 verwendet. Die Verteilung der Schaltzeiten auf die einzelnen Schaltzustände des Treibers beeinflusst die anfallenden Verluste. Im direkten Vergleich mit diesem Beispiel kann eine Veränderung der Schaltzeiten der MOSFETs zu einer Vergrößerung oder Verkleinerung der anfallenden Verluste des adaptiven Treibers von mehreren Prozent führen. Die nachfolgenden Berechnungen sind sowohl für den Einschaltvorgang als auch für den Ausschaltvorgang des Treibers gültig.

Zuerst werden die Leitverluste des Treibers berechnet. Dazu muss für jeden möglichen Zustand des Treibers aus Abbildung 4.2 eine entsprechende Gleichung aufgestellt werden. Die Rechenvorschrift lautet vereinfacht:

$$P_{\rm V} = I_{\rm RMS} \cdot (R \cdot I_{\rm RMS} + U) \tag{4.41}$$

Die Verluste berechnen sich mit dem Effektivwert des Stroms, welcher während der aktuellen Phase fließt. Außerdem müssen alle ohmschen Widerständen des



Abbildung 4.23: Ersatzschaltbild für die Verlustberechnungen des adaptiven Treibers. MOSFETs sind durch Widerstände ersetzt worden und die Bodydioden der MOSFETs durch Spannungsquellen mit idealen Dioden.

aktuellen Stromkreises berücksichtigt werden. Die Spannung U steht in diesem Fall für die Flussspannung der Bodydioden U_R der Treiber MOSFETs. Die wirksamen Widerstände und Spannungsabfälle können Abbildung 4.23 entnommen werden. Es ergeben sich für die auftretenden Durchlassverluste, unter Berücksichtigung des entsprechenden Effektivwerts des Stroms $I_{L,RMS}$ der einzelnen Phasen, folgende Berechnungsformeln:

$$P_{\rm V,vorladen} = I_{\rm L,RMS} \cdot \left(\left(R_{\rm L,DC} + 2 \cdot R_{\rm DS,on} \right) \cdot I_{\rm L,RMS} \right) \cdot t_{\rm vorladen} \cdot f_{\rm T}$$
(4.42)

$$P_{\text{V,aktiv}} = I_{\text{L,RMS}} \cdot \left(\left(R_{\text{L,DC}} + R_{\text{DS,on}} + R_{\text{G}} \right) \cdot I_{\text{L,RMS}} \right) \cdot t_{\text{aktiv}} \cdot f_{\text{T}}$$
(4.43)

$$P_{\rm V,freilauf} = I_{\rm L,RMS} \cdot \left((R_{\rm L,DC} + R_{\rm G}) \cdot I_{\rm L,RMS} + U_{\rm R} \right) \cdot t_{\rm freilauf} \cdot f_{\rm T}$$
(4.44)

$$P_{\rm V, rueckspeisen} = I_{\rm L,RMS} \cdot (R_{\rm L,DC} \cdot I_{\rm L,RMS} + 2 \cdot U_{\rm R}) \cdot t_{\rm rueckspeisen} \cdot f_{\rm T} \qquad (4.45)$$

Dabei wird die jeweilige Leitdauer, also die Einschaltdauer der jeweiligen Phase, mitberücksichtigt. Die Summe der zuvor berechneten einzelnen Durchlassverluste ergibt die gesamten anfallenden Leitverluste des adaptiven Treibers:

$$P_{\rm V,Leitverluste} = P_{\rm V,vorladen} + P_{\rm V,aktiv} + P_{\rm V,freilauf} + P_{\rm V,rueckspeisen}$$
(4.46)

Als nächstes werden die Ansteuerverluste der MOSFETs berechnet. Diese werden mit Gleichung 4.47 bestimmt. Hier ist zu berücksichtigen, dass die vier MOSFETs des Treibers T_1 bis T_4 je nach Schaltmuster unterschiedliche Schaltfrequenzen f_{T1} bis f_{T4} aufweisen.

$$P_{\text{V,Gate},T1..4} = Q_{\text{G,MOSFET}} \cdot U_{\text{CC,MOSFET}} \cdot f_{\text{T1..4}} \tag{4.47}$$

Für die Summe der anfallenden Ansteuerverluste ergibt sich somit:

$$P_{\rm V,Gate} = \sum_{n=1}^{4} P_{\rm V,Gate,T_n}$$
(4.48)

Die anfallenden Schaltverluste $P_{V,SW}$ der MOSFETs werden ebenfalls berücksichtigt. Diese setzen sich aus Verlusten während stromlosen Schaltvorgängen $P_{V,ZCS}$ und Schaltvorgängen unter Last $P_{V,CVS}$ zusammen. Zur Vereinfachung wird für einen Schaltvorgang unter Last angenommen, dass sich der Strom und die Spannung des jeweiligen MOSFET linear und gleichzeitig ändern.

Als Schaltzeiten werden die Anstiegszeit t_r sowie die Abfallzeit t_f aus dem Datenblatt verwendet. Die Verluste unter Last berechnen sich nach Gleichung 4.49.

$$P_{\rm V,CVS} = \frac{1}{2} \cdot U_{\rm T} \cdot I_{\rm L,RMS} \cdot t_{\rm r..f} \cdot f_{\rm T}$$
(4.49)

Zu Beginn der Ein- und Ausschaltsequenz werden T_1 beziehungsweise T_2 jeweils stromlos eingeschaltet. Um die Verluste des ZCS während dieser Schaltflanken zu berücksichtigen, werden diese Verluste $P_{V,ZCS}$ mit Gleichung 4.50 berechnet.

$$P_{\rm V,ZCS} = C_{\rm oss,MOSFET} \cdot U_{\rm T}^2 \cdot f_{\rm T}$$
(4.50)

Die gesamten Schaltverluste $P_{V,SW}$ der MOSFETs des Gate-Treibers berechnen sich mit Gleichung 4.51 zu:

$$P_{\rm V,SW} = P_{\rm V,CVS} + P_{\rm V,ZCS} \tag{4.51}$$

Abschließend müssen die anfallenden Verluste innerhalb der Ansteuerbausteine (ACPL-W349) und die der DC/DC-Wandler bestimmt werden. Die Verluste der Ansteuerbausteine berechnen sich zu $P_{V,ACPL}$.

$$P_{\rm V,ACPL} = I_{\rm CC,ACPL} \cdot U_{\rm CC,ACPL} \tag{4.52}$$

Zur Bestimmung der Verluste innerhalb der DC/DC-Wandler ($P_{V,Quelle}$) wird zunächst die Leistung bestimmt, welche der jeweilige DC/DC-Wandler bereit-

stellen muss. Anhand des Wirkungsgrads werden anschließend die anfallenden Verluste des DC/DC-Wandlers abgeschätzt.

Die Gesamtverluste $P_{V,adaptiv}$ des adaptiven Gate-Treibers berechnen sich somit zu:

$$P_{V,adaptiv} = P_{V,Leitverluste} + P_{V,Gate} + P_{V,SW} + P_{V,ACPL} + P_{V,Quelle}$$
(4.53)

Mit den Daten aus Tabelle A.1 und den Schaltzeiten des adaptiven Treibers können nun die anfallenden Verluste berechnet werden. Für die Schaltzeiten in Tabelle 4.1 aus dem Beispiel in Abschnitt 4.2 berechnen sich die anfallenden Verluste des adaptiven Gate-Treibers nach Gleichung 4.53 zu $P_{V,adaptiv}$:

$$P_{V,adaptiv} = P_{V,Leitverluste} + P_{V,Gate} + P_{V,SW} + P_{V,ACPL} + P_{V,Quelle}$$

= 0,906 W + 0,026 W + 0,058 W + 0,156 W + 0,342 W (4.54)
= 1,487 W

In Abbildung 4.24 sind die berechneten Verluste des resistiven Referenztreibers und des adaptiven Treibers gegenübergestellt. Bei der Ansteuerung der MOSFETs des adaptiven Treibers fallen mehr Verluste an. Jedoch wird durch das auf der Induktivität basierende Verfahren ein großer Teil der Umladeverluste eingespart. Für das berechnete Beispiel im Nennarbeitspunkt des



Abbildung 4.24: Vergleich der berechneten Verluste des konventionellen Treibers (blau) und des adaptiven Treibers (grün).

Leistungshalbleiters ergibt sich somit eine Reduktion der Verluste durch den adaptiven Treiber gegenüber der konventionellen Ansteuerung von 0,558 W. Dies entspricht etwa 27,32%. Dabei ist jedoch zu berücksichtigen, dass ein nennenswerter Anteil der Umladeverluste des adaptiven Treibers am internen Widerstand R_G des IGBT-Moduls anfällt. Eine Verkleinerung des internen Widerstands ermöglicht eine weitere Reduktion der Ansteuerverluste des adaptiven Treibers.

Des Weiteren besteht die Möglichkeit eine kleinere negative Gate-Treiber-Spannung einzusetzen. Aufgrund der niederimpedanten Kopplung über den Treiber MOSFET T_4 im stationär ausgeschalteten Zustand, ist ein kleinerer Spannungsabstand zwischen der negativen Versorgungsspannung des Gate-Treibers und der Threshold-Spannung des IGBT gegenüber der Ansteuerung mit einem resistiven Treiber notwendig, um ein ungewolltes parasitäres Einschalten des IGBT zu verhindern.

Bei modernen IGBTs der 7. Generation steigt aufgrund immer feiner werdender Trench-Gate Strukturen die Gate-Emitter-Kapazitäten C_{GE} gegenüber dem hier eingesetzten IGBT der 4. Generation an. Gleichzeitig sinken die Schaltenergien, wodurch höhere Schaltfrequenzen möglich werden. Dies führt zu einer Steigerung der innerhalb des Gate-Treibers anfallenden Ansteuerverluste. Das Potential des adaptiven Treibers die Ansteuerverluste zu reduzieren ist somit bei neueren IGBT-Generationen noch höher.

5

Versuchs- und Messaufbau

Um die neu entwickelte Schaltung vergleichbar und reproduzierbar vermessen zu können, werden Doppelpulsmessungen durchgeführt. In diesem Kapitel wird zuerst die Funktionsweise einer Doppelpulsmessung zur Qualifizierung von Leistungshalbleitern erläutert. Damit mit dieser Methode belastbare Messergebnisse erzielt werden, müssen die Rahmenbedingungen bei allen Messungen so identisch wie möglich sein. Daher wurde im Rahmen dieser Arbeit ein spezieller Halbleiterversuchsstand entworfen und aufgebaut [E3]. Dieser neue Aufbau erfüllt die Anforderungen an identische Rahmenbedingungen für die durchzuführenden Messungen. Das bedeutet, dass die angeschlossene Last sowie der angeschlossene Zwischenkreiskondensator und dessen Verschienung für alle Messungen identisch sind. Darüber hinaus ist eine präzise Temperierung des Prüflings möglich. Der neue Halbleiterversuchsstand und dessen Funktionsweise werden im Verlauf dieses Kapitels ebenfalls erläutert.

5.1 Funktionsprinzip der Doppelpulsmessung

Der prinzipielle Aufbau einer Doppelpulsmessung ist in Abbildung 5.1 dargestellt. Grau hinterlegt ist ein einphasiges IGBT-Modul, welches zwei identische IGBTs mit jeweils einer antiparallelen Diode enthält. Am Modul angeschlossen ist der Zwischenkreiskondensator $C_{\rm DC}$ und an diesen wiederum eine Gleichspannungsquelle. Zwischen dem positiven Anschluss des Moduls und dessen Mittelpunkt wird eine Lastinduktivität $L_{\rm Last}$ angeschlossen. Durch



Abbildung 5.1: Aufbau der Doppelpulsmessung mit relevanten Messgrößen und durch den Aufbau bedingte parasitäre Induktivitäten L_{σ} .

Schalten des unteren IGBT TR₂, kann dessen Schaltverhalten oder auch das der Freilaufdiode D₁ vermessen werden. Dazu wird der untere Transistor TR₂ durch den daran angeschlossenen Gate-Treiber angesteuert. Der obere Transistor TR₁ ist während des Versuchs dauerhaft ausgeschaltet. Im oberen Bereich von Abbildung 5.2 ist die Gate-Emitter-Spannung U_{GE} von Transistor TR₂ während des Doppelpulses aufgetragen (grün). Darunter ist der dazu



Abbildung 5.2: Schematische Darstellung des Ansteuersignals des IGBT während der Doppelpulsmessung mit qualitativen Kurvenverläufen für I_{Last} und U_{GE} .

passende idealisierte Verlauf des Laststroms I_{Last} abgebildet (rot). Während des ersten Pulses wird der gewünschte Strom I_{Last} in der Last aufgebaut. Die dafür notwendige Einschaltzeit t_a wird anhand der Zwischenkreisspannung, der Lastinduktivität und des gewünschten Stroms berechnet. Nach der Zeit t_a ist dieser gewünschte Strom erreicht und TR₂ wird für die Zeit t_b ausgeschaltet. Daran anschließend wird TR₂ für die Zeit t_c nochmals eingeschaltet.

Während des zweiten Pulses erfolgen der Ein- sowie Ausschaltvorgang von TR₂ unter Anliegen der Zwischenkreisspannung $U_{\rm DC}$ und dem zuvor aufgebauten Laststrom $I_{\rm Last}$. Wie in Abbildung 5.2 angedeutet, werden die beiden Schaltflanken des zweiten Pulses zur Bestimmung der Schaltcharakteristik des Transistors TR₂ oder der Diode D₁ verwendet. In Abbildung 5.1 sind die Messpunkte an einem IGBT-Modul eingezeichnet. Es wird die Gate-Emitter-Spannung $U_{\rm GE}$ (grün), die Kollektor-Emitter-Spannung $U_{\rm CE}$ (blau) und der Kollektorstrom $I_{\rm C}$ (orange) gemessen.

Zusätzlich sind in dunklem gelb parasitäre Induktivitäten L_{σ} des Aufbaus eingezeichnet. Diese repräsentieren die durch die mechanische Geometrie des Aufbaus hervorgerufenen parasitären Induktivitäten. Diese entstehen innerhalb des Moduls unter anderem durch die Bonddrähte und internen Verschienungen, insbesondere aber auch durch die Schraubkontakte des Moduls und der Kondensatoren. Außerhalb des Moduls weisen im Wesentlichen die Zwischenkreisverschienung, die Verschraubungen sowie die Zwischenkreiskondensatoren parasitäre Induktivitäten auf.

Alle im Kommutierungskreis vorhandenen parasitären Induktivitäten beeinflussen das Schaltverhalten des zu vermessenden Leistungshalbleiters. Abbildung 5.3 zeigt vereinfacht die beiden Schaltflanken des Transistors während des zweiten Pulses des Doppelpulses. Dabei werden die Effekte der parasitären Induktivitäten eines realen Aufbaus qualitativ mitberücksichtigt [8]. Der Kollektorstrom des IGBT I_C ist in orange und die Kollektor-Emitter-Spannung U_{CE} in blau dargestellt. Die charakteristischen Messgrößen, wie der Überstrom I_{rr} während des Einschaltvorgangs sowie der Spannungseinbruch aufgrund des Spannungsabfalls an den parasitären Induktivitäten, sind ebenfalls eingezeichnet. Während des Ausschaltvorgangs ist die Überspannung ΔU_{CE} und die damit verbundene maximal auftretende Sperrspannung des IGBT eingezeichnet, welche eine weitere charakteristische Größe bei der Vermessung eines Leistungshalbleiters darstellt.



Abbildung 5.3: Typischer Verlauf der Kollektor-Emitter-Spannung und des Kollektorstroms eines IGBT im Betrieb bei induktiver Last. Charakteristische Größen wie die Überstromspitze $I_{\rm rrm}$ und die Überspannung $\Delta U_{\rm CE}$ sind qualitativ eingezeichnet.

Der Rückstrom I_{rr} der Diode wird durch Diode D₁ und deren Speicherladung Q_{rr} verursacht. Um die Raumladungszone der Diode auszuräumen und die Diode so in den sperrenden Zustand zu überführen, müssen die überschüssigen Ladungsträger abgeführt werden. Dieser Ladungsträgerstrom muss über den IGBT abfließen und wirkt daher als Überstrom beim Einschalten des IGBT. Der Rückstrom I_{rr} addiert sich auf den durch den IGBT bereits geführten Laststrom I_{Last} und es ergibt sich der maximal Strom I_{rrm} beim Einschalten des IGBT.

Anhand von Gleichung 5.1 wird deutlich, dass die Stromflanke di/dt in Verbindung mit der Speicherladung Q_{rr} der Freilaufdiode [63] die Höhe der Rückstromspitze I_{rr} beeinflusst.

$$I_{\rm rr} = \sqrt{Q_{\rm rr} \cdot \frac{{\rm d}i_{\rm C}}{{\rm d}t}} \tag{5.1}$$

Die Speicherladung Q_{rr} der Diode ist neben dem Aufbau des Halbleiters auch stark von äußeren Einflüssen abhängig und weist keinen über den gesamten Betriebsbereich des Halbleiters konstanten Wert auf. Unter anderem ist Q_{rr} von der tatsächlichen Chip-Temperatur des Halbleiters und der angelegten Sperrspannung abhängig. Der geschaltete Strom der Diode I_F und dessen Stromsteilheit beeinflusst Q_{rr} ebenfalls. Nach [64] kann folgender Zusammenhang zwischen der effektiven Speicherladung und dem geschalteten Strom aufgestellt werden:

$$Q_{\rm rr} \sim I_{\rm F} \,{}^{0,4...0,8} \tag{5.2}$$

Während der Schaltflanken des Halbleiters werden an den parasitären Induktivitäten L_{σ} im Kommutierungskreis aufgrund der Stromänderung Spannungen induziert. Abhängig vom Vorzeichen der Stromänderung wirkt diese induzierte Spannung beim Einschalten des Transistors als Spannungseinbruch am Halbleiter und beim Ausschalten als Überspannung ΔU_{CE} . Die maximal am Halbleiter anliegende Spannung $U_{\text{CE,max}}$ berechnet sich zu:

$$U_{\rm CE,max} = U_{\rm DC} - (L_{\sigma} \cdot di/dt)$$
(5.3)

und die Überspannung ΔU_{CE} wird definiert zu:

$$\Delta U_{\rm CE} = U_{\rm CE,max} - U_{\rm DC} \tag{5.4}$$

Da L_{σ} durch den Messaufbau mitbestimmt wird, hat dieser, wie bereits erläutert, einen Einfluss auf das Ergebnis der Halbleitervermessung. Um vergleichbare und reproduzierbare Messergebnisse zu erhalten, muss der Aufbau möglichst bei jeder Messung identisch sein. Dies bedeutet, dass sowohl der Aufbau des Leistungsteils als auch das Setup der Messtechnik nicht verändert werden sollte. Diese Anforderungen erfüllt der dafür neu entwickelte und aufgebaute Halbleiterprüfplatz.

5.2 Halbleiterversuchsstand

In Abbildung 5.4 ist der zur Vermessung von Stromrichtern, Halbleitern und Ansteuerungen neu aufgebaute Halbleiterversuchsstand dargestellt [E3]. Der Versuchsstand ermöglicht die Vermessung von Halbleitern und kompletten Stromrichtern unter reproduzierbaren Messbedingungen. Zum einen sind die Zwischenkreiskondensatoren und die Lastdrossel fest im Prüfschrank verbaut. Über Kupferschienen sind diese mit dem Prüfling, welcher sich in einer speziellen Prüfkammer befindet, dauerhaft verbunden. Zum anderen ist eine Temperierung des Prüflings in der Prüfkammer des Messplatzes möglich.

Der Prüfstand wird mit LabVIEW und mithilfe des ETI-DSP-Systems (Digitaler Signal Prozessor (DSP)) [65] gesteuert und betrieben. Im Folgenden



Abbildung 5.4: ETI Halbleiterversuchsstand zur Vermessung und Charakterisierung von Stromrichtern, Leistungshalbleitern sowie deren Ansteuerungen.

wird der Hardwareaufbau des Prüfplatzes [S7] sowie die Steuerung und Auswertung der Messungen [S8] näher erläutert.

Hardwareaufbau und Funktionsumfang des Prüfplatzes

Der Halbleiterprüfplatz ist als transportabler Schrank aufgebaut, der alle erforderlichen Komponenten für die Messung enthält. Ein Computer mit Bildschirm
zur Steuerung des Aufbaus und ein Kompressor für den Temperierkreislauf werden extern an den Schrank angeschlossen. Der Temperierkreislauf ist mit einem speziellen Silikonöl gefüllt, welches für alle einstellbaren Temperaturen einsetzbar ist. Der Leistungsteil der Doppelpulsmessung, die Signalverarbeitung und die notwendige Messtechnik befinden sich innerhalb des Aufbaus (Abbildung 5.4). Bei den eingesetzten Messmitteln handelt es sich um ein LeCroy Oszilloskop (HDO-4104FM) mit einer vertikalen Auflösung von 12 bit und einer Bandbreite von 1 GHz.

Die Spannungen werden mit passiven Hochspannungs-Tastköpfen (PPE4kV) mit einem Teilerverhältnis von 100:1 und einer Bandbreite von 400 MHz erfasst. Der Kollektorstrom wird mithilfe einer Rogowski-Spule (CWTMiniHF30) gemessen. Diese bietet eine maximale Bandbreite von 30 MHz und einen maximalen Messbereich von ± 3 kA. Neben der in dieser Arbeit eingesetzten PEM Rogowski-Spule CWTMiniHF30 sind im Prüfplatz noch drei weitere PEM Rogowski-Spulen mit einem Messbereich von $\pm 0,3$ kA, $\pm 1,2$ kA sowie ± 6 kA verbaut.

Der Leistungsteil des Halbleiterversuchsstands besteht aus der DC-Quelle XR2000-1.0/380 von Magna Power [D9]. Der Zwischenkreis wird durch die DC-Quelle auf bis zu 2000 V mit einem Ladestrom von maximal 1A aufgeladen. Als Zwischenkreis des Aufbaus sind 40 Electronicon Folienkondensatoren E50.N25-125NT0 verbaut [D10]. Diese weisen eine daraus resultierende Gesamtkapazität von 11,5 mF auf. Die Kondensatoren sind derart miteinander verschaltet, dass sich ein Zwischenkreis mit herausgeführtem Mittelpunkt ergibt und so ebenfalls 3-Level Module und 3-Level Stromrichter, wie in [E4] eingesetzt, getestet und qualifiziert werden können. Der Prüfling wird in der Testkammer platziert (siehe Abbildung 5.4 im oberen Bereich). Die Haube ist aus hochfestem Kunststoff gefertigt und gewährleistet einen Berührschutz der spannungsführenden Teile. Zudem bietet sie eine Abschirmung gegenüber Splittern im Falle eines destruktiven Versagens des Prüflings.

Die Lastdrossel für die Doppelpulsmessung ist ebenfalls fest im Aufbau untergebracht. Sie besteht aus insgesamt drei einzelnen Luftspulen, einer größeren Hauptspule (belastbar bis 8kA) und zwei kleineren Hilfsspulen (belastbar bis 200A). Die Hauptspule umfasst mehrere einzelne Wicklungen. Alle Anschlüsse der einzelnen Wicklungen sind auf das Anschlussfeld der Spule geführt. Die einzelnen Wicklungen lassen sich somit individuell untereinander verschalten. So können unterschiedliche Windungszahlen der



Abbildung 5.5: Schaltplan der verbauten Drosseln mit Windungsabgängen und Verschaltung mit Thyristoren zur flexiblen Wahl der wirksamen Induktivität.

Luftspule erzeugt und dadurch verschiedene wirksame Induktivitäten eingestellt werden. Hiermit kann eine für den aktuellen Messpunkt passende wirksame Induktivität erzeugt werden. Die zur Verfügung stehenden Induktivitäten können automatisch mittels mehrerer Thyristoren miteinander verschaltet werden. Eine manuelle Verkabelung der einzelnen Luftspulen ist nicht erforderlich. Damit ist gewährleistet, dass die Kabelwege immer identisch sind. In der Prüfkammer des Aufbaus befinden sich zwei Kupferkontakte über die der Prüfling an die eingestellte Luftdrossel angeschlossen werden kann.

Abbildung 5.5 zeigt das Schema der Verschaltung der Thyristoren und Luftspulen im Aufbau. Der Prüfplatz umfasst insgesamt acht Thyristoren des Typs TZ240N36KOF [D11] zur Verschaltung der einzelnen Spulen. Um sicherzustellen, dass der Stromfluss immer über den vorgegebenen Pfad fließt, werden die Thyristoren mit speziell entwickelten Treibern angesteuert. Die besondere Anforderung an diese Treiber besteht in der potentialfreien Bereitstellung eines konstanten Steuerstroms.

Konventionelle Treiber-Schaltungen [D12] arbeiten in der Regel mit Steuerpulsen anstatt konstanter Ansteuersignale für einen Thyristor. Ein konstanter Steuerstrom ist in dieser Anwendung jedoch erforderlich, da der Thyristor während der gesamten Dauer einer Messung leitfähig bleiben muss. Dies muss auch gewährleistet sein, wenn der Laststrom während einer Messung kurzzeitig zu null werden sollte. Durch den Einsatz von Thyristoren ergibt sich im Fehlerfall der Vorteil, dass ein bereits fließender Laststrom nicht unterbrochen

Lastdrossel	Induktivität	aktive Spulen	zulässiger Laststrom	
1	30µH	L_{1a}	8kA	
2	60µH	$L_{1a} + L_{1b}$	8kA	
3	120µH	$L_{1a} + L_{1b} + L_{1c}$	8kA	
4	240 µH	$L_{1a} + L_{1b} + L_{1c} + L_{1d}$	8kA	
5	2500 µH	$L_2 L_3$	400 A	
6	5 mH	L_2 oder L_3	200 A	
7	10mH	$L_2 + L_3$	200 A	

Tabelle 5.1: Im Halbleiterprüfplatz zur Verfügung stehende Induktivitäten mit Angabe der verwendeten Spulen und des zulässigen maximalen Stroms.

werden kann. Der eingerastete Thyristor führt den Laststrom auch bei einem Stromausfall des Prüfplatzes sicher weiter bis dieser abgebaut ist.

In Tabelle 5.1 sind die durch die Verschaltung möglichen Induktivitäten aufgeführt. Diese werden automatisch an die in der Prüfkammer vorhandenen Anschlüsse gelegt. Je nach ausgewählter Verschaltung der Drosseln ergeben sich unterschiedliche maximal zulässige Lastströme. Dies liegt an den unterschiedlich stark belastbaren Wicklungen der jeweiligen Spulen.

Die Konfiguration der zur Verfügung stehenden Lastdrosseln wird anhand der aktuellen Spannung und des gewünschten Stroms ermittelt. Es wird berücksichtigt, dass die Einschaltzeit des ersten Pulses so kurz wie möglich ist, ohne dabei eine Einschaltzeit von 80us zu unterschreiten. Dadurch wird die Eigenerwärmung des Halbleiters während des ersten Pulses gering gehalten.

Steuerung des Prüfplatzes und Ablauf einzelner Messungen

Für den Betrieb des Prüfplatzes wird ein auf LabVIEW basierendes Programm eingesetzt. Dieses steuert die Kommunikation mit den einzelnen Geräten des Aufbaus. Zudem umfasst es das Datenmanagement der Messwerte und regelt die Ablaufsteuerung der einzelnen Messungen. Als Schnittstelle für den Anwender wurde eine Benutzeroberfläche entwickelt mit der die gewünschten Parameter für einzelne Messungen und komplette Messreihen konfiguriert werden können. In Abbildung 5.6 ist ein Screenshot der LabVIEW Benutzeroberfläche dargestellt. Mithilfe der Eingaben von Temperatur, Strom und Spannung im Bereich A (Abbildung 5.6) werden die gewünschten Arbeitspunkte für die Messungen konfiguriert.

Im Bereich B können Einstellungen für die eigentliche Messung mit dem eingesetzten Oszilloskop vorgenommen werden. Anhand der Eingabe des maximal erwarteten Überstroms I_{rr} der Diode, passt das Programm den Messbereich des Oszilloskops für jede Messung automatisch an. Dadurch wird der Messbereich des Oszilloskops so gut wie möglich ausgenutzt und es wird eine hohe vertikale Auflösung bei jeder einzelnen Messung erreicht. Der Bereich C dient in erster Linie der Anzeige des aktuellen Zustandes des Messplatzes und dem aktuellen Messfortschritt. Hier sind beispielsweise die aktuelle Zwischenkreisspannung und die momentane Halbleitertemperatur zu sehen. Die beiden Eingabefelder im Bereich D umfassen Einstellungen für einen sicheren Betrieb des Prüfplatzes. Über diese Angaben kann der Maximalwert



Abbildung 5.6: LabVIEW Benutzeroberfläche des Halbleiterversuchsstands. Bereich A Eingabe der Messpunkte, Bereich B Konfiguration des Oszilloskops, Bereich C Statusanzeigen, Bereich D Einstellungen des Prüfplatzes. für die DC Ausgangsspannung des Netzteils eingegeben werden. Zudem kann die minimale Zeit des Aufladepulses t_a der Doppelpulsmessung individuell eingestellt werden.

Abbildung 5.7 zeigt eine vereinfachte Struktur der entwickelten Ablaufsteuerung des Halbleiterprüfplatzes. Um eine Messung oder eine Reihe mehrerer Messungen durchzuführen, muss über die Benutzeroberfläche die sogenannte (U,I,T)-map erstellt werden. In dieser Datei wird jede einzelne Messung anhand der Zwischenkreisspannung U_{DC} , des fließenden Laststroms I_{Last} und der Halbleitertemperatur ϑ_J definiert.

Sobald mindestens ein Messpunkt definiert wurde, kann eine Messung gestartet werden. Der Prüfplatz wählt nun anhand der gewünschten Messung



Abbildung 5.7: Vereinfachtes Diagramm der in LabVIEW programmierten Ablaufsteuerung einer Messreihe des Halbleiterversuchsstands. eine dazu passende Induktivität aus und schaltet die entsprechenden Thyristoren ein. Zudem wird mit der Temperierung auf den gewünschten Zielwert begonnen. Der Boden der Prüfkammer besteht aus einer Kupferplatte, welche mithilfe eines Öls temperiert werden kann. Das Temperieren des Öls wird mit einem externen Prozessgerät durchgeführt (Huber Grand Fleur [D13]), welches ebenfalls über das LabVIEW Programm gesteuert wird. Die Istwerterfassung erfolgt über einen an der Bodenplatte des Prüflings befestigten PT100 Sensor.

Um den Prüfling bei der tatsächlich gewünschten Spannung vermessen zu können ist eine Energievorsteuerung notwendig. Die Energievorsteuerung bezieht sich auf diejenige Energie, welche während des ersten Pulses vom Zwischenkreiskondensator auf die Lastdrossel umgeladen wird. Die Vorsteuerung ist notwendig, damit die Spannung des Zwischenkreises während des ersten Pulses nicht unter den Wert des aktuellen Messpunktes sinkt. Wird dies nicht berücksichtigt, sinkt die Spannung am Zwischenkreis während des ersten Pulses in Abhängigkeit des gewünschten Stroms und der eingestellten Induktivität ab. Die Messung erfolgt daraufhin bei einer kleineren Spannung als gewünscht.

Für die Energie, die benötigt wird, um den Zwischenkreis auf die vorgegebene Spannung zu laden und den gewünschten Strom in der Lastdrossel aufzubauen, gilt:

$$W_{\rm C,laden} = W_{\rm L,messen} + W_{\rm C,messen}$$
(5.5)

$$W_{\rm C} = \frac{1}{2} \cdot C \cdot U^2 \tag{5.6}$$

$$W_{\rm L} = \frac{1}{2} \cdot L \cdot I^2 \tag{5.7}$$

Werden in Gleichung (5.5) die Gleichungen (5.6) und (5.7) eingesetzt, resultiert daraus Gleichung (5.8).

$$\frac{1}{2} \cdot C \cdot (U_{\text{laden}})^2 = \frac{1}{2} \cdot C \cdot (U_{\text{messen}})^2 + \frac{1}{2} \cdot L \cdot (U_{\text{messen}})^2$$
(5.8)

Stellt man diese nach der Spannung U_{laden} um, so erhält man die Spannung, auf die der Zwischenkreis zu Beginn der Messung aufgeladen werden muss, um die korrekte Spannung bei der eigentlichen Messung sicherzustellen.

$$U_{\text{laden}} = \sqrt{\frac{L \cdot (I_{\text{messen}})^2}{C} + (U_{\text{messen}})^2}$$
(5.9)

Nach Abschluss des Temperiervorgangs wird der Zwischenkreis auf die berechnete Spannung U_{laden} aufgeladen. Die Einschaltzeit t_a des ersten Pulses wird anhand dieser Spannung U_{laden} , der ausgewählten Induktivität und des gewünschten Stroms bestimmt. Zur korrekten Berechnung der Einschaltzeit t_a wird eine ideale Schwingung zwischen dem Zwischenkreiskondensator und der Lastinduktivität angenommen. Dabei wird ein verlustfreier idealer LC-Schwingkreis vorausgesetzt. Der Strom eines solchen Schwingkreises wird durch Formel (5.10) beschrieben.

$$i(t) = \frac{1}{\omega_0} \cdot \frac{U_0}{L} \cdot \sin(\omega_0 \cdot t)$$
(5.10)

Die Kreisfrequenz ω berechnet sich mit der Frequenz f zu $\omega = 2 \cdot \pi \cdot f$. Die Resonanz-Kreisfrequenz eines idealen LC-Schwingkreises ist definiert als ω_0 .

$$\omega_0 = \frac{1}{\sqrt{L \cdot C}} \tag{5.11}$$

Gleichung (5.10) kann mit Gleichung (5.11) in die Einschaltzeit t_{ein} überführt werden. Es ergibt sich Gleichung (5.12) zur Berechnung von t_{ein} in Abhängigkeit des gewünschten Stroms I_{messen} und der eingestellten Spannung U_{laden} .

$$t_{\rm ein}\left(I_{\rm messen}\right) = \frac{1}{\omega_0} sin^{-1} \left(\frac{I_{\rm messen} \cdot \omega_0 \cdot L}{U_{\rm laden}}\right)$$
(5.12)

Die Einschaltzeit t_a entspricht der Zeit t_{ein} . Die Zeiten t_b und t_c werden fest vorgegeben und sind für die Messungen in dieser Arbeit definiert zu:

$$t_{\rm b} = 80\,\mu{\rm s}$$
 (5.13)

$$t_{\rm c} = 10\,\mu s \tag{5.14}$$

Im Anschluss werden in einem Daten-Tupel die Messwerte des Kollektorstroms, der Gate-Emitter-Spannung, der Kollektor-Emitter-Spannung sowie der Zwischenkreisspannung abgespeichert. Ebenfalls abgespeichert wird die eingestellte Temperatur sowie die Soll-Spannung und der Soll-Strom des Messpunkts. Dieser Ablauf wird wiederholt, bis alle Punkte der (U,I,T)-map vermessen sind. Zuerst werden alle Messungen bei der tiefsten Halbleitertemperatur durchgeführt. Bei jeder zu vermessenden Temperatur werden alle Arbeitspunkte ausgehend vom kleinsten vorgegebenen Strom gemessen. Begonnen wird jeweils mit den Arbeitspunkten mit der niedrigsten Zwischenkreisspannung.

Auswertung und Aufbereitung der Messergebnisse

Die Rohdaten der Messungen werden mithilfe eines in Matlab geschriebenen Tools automatisch ausgewertet und die Ergebnisse grafisch aufbereitet.

Neben der grafischen Darstellung werden sämtliche aus den Messungen analysierten Werte in einer Tabelle abgespeichert. Für jede durchgeführte Messung werden folgende Werte aus den Messergebnissen für den Ein- und Abschaltvorgang des Transistors ermittelt:

- Halbleitertemperatur
- Zwischenkreisspannung
- Schaltenergien beim Ein- und Ausschalten
- Kollektorstrom und Überstrom beim Einschalten
- Spitzenwert des Stroms bezogen auf Nennstrom
- Strom- und Spannungsgradient beim Einschalten
- Kollektorstrom und Überspannung beim Ausschalten
- Spitzenwert der Spannung bezogen auf Nennspannung
- Strom- und Spannungsgradient beim Ausschalten

Für den Schaltvorgang der Diode wird deren Ausschaltverhalten ebenfalls automatisch ausgewertet und die folgenden Werte in einer zweiten Tabelle abgespeichert:

- Halbleitertemperatur
- Zwischenkreisspannung
- Stromfluss unmittelbar vor dem Ausschalten
- Ausschaltenergie
- Überspannung beim Ausschalten
- Maximale Verlustleistung
- Stromgradient beim Ausschalten

Jede einzelne Zeile in der jeweiligen Tabelle entspricht einem gemessenen Betriebspunkt des Halbleiters, welcher zuvor durch den Anwender bei den Messungen vorgegeben wurde. Die Auswertungsergebnisse der einzelnen Messungen werden chronologisch untereinander in der jeweiligen Tabelle aufgelistet. Die Auswertung erfolgt automatisiert, der Anwender gibt lediglich den Datenbereich für die Auswertung und den Pfad der Messdaten vor.

Die Schaltenergien des Transistors E_{ON} und E_{OFF} sowie die Ausschaltenergie E_{rec} und die Speicherladung Q_{rr} der Diode werden mit folgenden Formeln in Matlab berechnet [66]:

$$E_{\rm ON} = \int_{t_1}^{t_2} \left(u_{\rm CE}(t) \cdot i_{\rm C}(t) \right) dt$$
 (5.15)

$$E_{\rm OFF} = \int_{t_3}^{t_4} \left(u_{\rm CE}(t) \cdot i_{\rm C}(t) \right) dt$$
 (5.16)

$$Q_{\rm rr} = \int_{t_5}^{t_6} \left(i_{\rm C}(t) - I_{\rm C} \right) dt \tag{5.17}$$

$$E_{\rm rec} = \int_{t_5}^{t_6} \left(u_{\rm D}(t) \cdot i_{\rm D}(t) \right) dt \tag{5.18}$$

Die Integrationsgrenzen sind in Abbildung 5.3 auf der x-Ache bereits angedeutet. Die Festlegung der Integrationsgrenzen erfolgt nach [66] sowie den Angaben in den Normen [67] und [68]. Es ergeben sich danach folgende Zeitpunkte:

$$t_1: u_{\rm GE}(t) \ge 0.1 \cdot \frac{U_{\rm T}}{2}$$
 (5.19)

$$t_2: u_{\rm CE}(t) \le 0.02 \cdot U_{\rm DC}$$
 (5.20)

$$t_3: u_{\rm GE}(t) \le 0.9 \cdot \frac{U_{\rm T}}{2}$$
 (5.21)

$$t_4: i_{\rm C}(t) \le 0.02 \cdot I_{\rm C} \tag{5.22}$$

$$t_5: i_{\rm D}(t) = I_{\rm C}$$
 (5.23)

$$t_6: i_{\rm D}(t) \le 0.02 \cdot I_{\rm rr} \tag{5.24}$$

Die Auswertung der weiteren Parameter wie den Extremwerten von Strom und Spannung sowie der Flankensteilheit, erfolgt mithilfe von speziell dafür in Matlab programmierten Algorithmen. Diese erkennen beispielsweise selbstständig den Bereich des Ausschaltvorgangs einer Messung und ermitteln in diesem Bereich die maximal auftretende Spannung am Halbleiter. Die jeweilige Steilheit der Flanken wird in einem Intervall von 20\% bis 80\% beziehungsweise 80\% bis 20\% der jeweiligen Effektivwerte bestimmt.

6

Analyse des Schaltverhaltens

In diesem Kapitel wird analysiert, welchen Einfluss der neue Treiber auf das Schaltverhalten des untersuchten IGBT-Moduls FF900R12IE4 von Infineon hat. Dazu werden die Messergebnisse der in dieser Arbeit neu entwickelten adaptiven Treiber-Schaltung vorgestellt und diskutiert. Es wird aufgezeigt, dass sich die Schalteigenschaften des IGBT während des Betriebs beeinflussen lassen. Im Vergleich zu einem resistiv arbeitenden Treiber ist es möglich, die anfallenden Schaltenergien zu reduzieren. Zudem wird dargestellt, dass sowohl die auftretende Überspannung $\Delta U_{\rm CE}$ beim Ausschaltvorgang als auch die Überstromspitze $I_{\rm rr}$ beim Einschaltvorgang reduziert werden können. Als Referenzwert für die Messergebnisse des adaptiven Treibers werden Messungen mit einem hierfür aufgebauten konventionellen resistiven Treiber aus Abschnitt 4.4.1 durchgeführt und präsentiert.

Im Anschluss daran wird aufgezeigt, ob das vorgestellte Ansteuerverfahren störsicher arbeitet und unempfindlich gegenüber Parameterschwankungen des Leistungshalbleiters ist. Dazu werden Messreihen von mehreren IGBT-Modulen desselben Typs aber aus unterschiedlichen Produktionschargen gezeigt. Es wird dargestellt, dass die Abweichungen zwischen den Modulen sehr gering ausfallen und die gemessenen Schaltenergien und Schalteigenschaften näherungsweise identisch sind. Abschließend wird das Abschaltvermögen des Treibers im Fehlerfall untersucht. Das in Kapitel 4.3 vorgestellte Abschaltmuster wird getestet und daran aufgezeigt, wie sich ein damit angesteuerter IGBT während des Abschaltens eines Kurzschlussstroms verhält. Alle Messungen werden mit dem gleichen Setup und dem dafür aufgebauten Doppelpulsprüfplatz aus Kapitel 5 durchgeführt. Die Streuinduktivität des Zwischenkreises ist somit bei den Messungen des adaptiven Treibers und des konventionellen Referenztreibers identisch. Die Streuinduktivität im Kommutierungskreis (L_{σ}) setzt sich aus der Streuinduktivität des Moduls ($L_{\sigma,Mod}$), der Streuinduktivität der Kondensatoren ($L_{\sigma,Kap}$) und der Verschienung ($L_{\sigma,KuS}$) zusammen.

$$L_{\sigma} = L_{\sigma,\text{Mod}} + L_{\sigma,\text{Kap}} + L_{\sigma,\text{KuS}} = 18\,\text{nH} + 5,7\,\text{nH} + 5,9\,\text{nH} = 29,6\,\text{nH} \quad (6.1)$$

Bei den Ergebnissen der folgenden Messungen wird der Kollektorstrom $I_{\rm C}$ des IGBT sowie der Strom durch die Diode $I_{\rm F}$ in orangenen Farbtönen, die Kollektor-Emitter-Spannung $U_{\rm CE}$ des IGBT und die Flussspannung der Diode $U_{\rm R}$ in Blautönen und die Gate-Emitter-Spannung $U_{\rm GE}$ in Grüntönen dargestellt.

6.1 Untersuchung der Schaltvorgänge

Zunächst wird beleuchtet, welchen Einfluss der adaptive Treiber auf die Schaltgeschwindigkeit des Leistungshalbleiters nehmen kann. Danach wird aufgezeigt, dass der Treiber den Halbleiter in allen Arbeitspunkten so schnell schaltet, wie es nach den Vorgaben aus Abschnitt 4.4.1 zulässig ist. Dabei wird die Überspannung in Abhängigkeit vom aktuellen Arbeitspunkt begrenzt. Abschließend werden die gemessenen Schaltenergien mit denen des Referenztreibers verglichen. An dieser Stelle wird nochmals darauf hingewiesen, dass der aufgebaute Referenztreiber durch zusätzliche Beschaltungen weiter optimiert werden kann. Wie in Kapitel 3.3.1 beschrieben, könnten durch eine active clamping oder eine DVRC-Schaltung die Schaltverluste im Teillastbereich des Leistungshalbleiters womöglich reduziert werden.

Bei der neu entwickelten Schaltung ist es möglich, die Schaltgeschwindigkeit des Leistungshalbleiters durch Änderung des Schaltmusters zu verändern. In Abbildung 6.1 ist der Einschaltvorgang des IGBT bei einer Zwischenkreisspannung von $U_{\rm DC} = 600$ V und einem geschalteten Strom von 1020 A zu sehen. Die gestrichelten Kurven stehen für einen langsamen Schaltvorgang ($U_{\rm GE,slow}$, $U_{\rm CE,slow}$ und $I_{\rm C,slow}$). Die durchgehenden Verläufe zeigen einen sehr schnellen Schaltvorgang ($U_{\rm GE,fast}$, $U_{\rm CE,fast}$ und $I_{\rm C,fast}$). Ein langsamer Schaltvorgang bedeutet, dass der IGBT derart geschaltet wird, dass die auftretenden Überspannungen und Überströme möglichst gering ausfallen,



Abbildung 6.1: Einschaltvorgang des adaptiven Gate-Treibers: Schnelles und langsames Einschalten des IGBT bei $U_{DC} = 600 \text{ V}$, 1020 A Laststrom und einer Halbleitertemperatur von $\vartheta_J = 125^{\circ}C$.

ohne dass es dabei zu einer Welligkeit von $I_{\rm C}$ oder $U_{\rm CE}$ in der Schaltflanke kommt. Der schnelle Schaltvorgang beschreibt einen möglichst verlustarmen Schaltvorgang, welcher entweder durch den maximal möglichen Gatestrom oder durch die auftretenden Überspannungen oder Überströme limitiert wird.

Der Zeitpunkt t = 0 repräsentiert das logische Schaltsignal den IGBT einzuschalten. Die stationäre DC-Spannung des Treibers entspricht $U_{GE,st.} = \pm 15$ V. Es wird anhand der beiden Messungen deutlich, dass die Änderungsgeschwindigkeit des Stroms, also das di/dt und die Höhe der Rückstromspitze, durch den adaptiven Treiber aktiv beeinflusst werden können.

Es ist möglich, den Gradienten des Stroms zwischen 1,83 $\frac{kA}{\mu s}$ und 9,78 $\frac{kA}{\mu s}$ zu verändern. Dies entspricht einer Reduktion der Flankensteilheit um etwa den Faktor fünf, ausgehend vom schnellen Schalten mit 9,78 $\frac{kA}{\mu s}$. Die Überstrom-



Abbildung 6.2: Einschaltvorgang des adaptiven Gate-Treibers: Schnelles und langsames Ausschalten der Diode bei $U_{DC} = 600 \text{ V}$, 980 A Laststrom und einer Halbleitertemperatur von $\vartheta_J = 25 \,^{\circ}\text{C}$.

spitze wird hierbei von ca. 548 A auf 133 A reduziert, was einer Reduktion um 75% entspricht. Die Veränderung der Schaltgeschwindigkeit führt, wie in Abbildung 6.1 deutlich zu sehen ist, zu einer Veränderung der Totzeit. Dies ist die Zeit, die zwischen Anlegen des logischen Schaltbefehls am Treiber und dem Zeitpunkt zu dem der Transistor tatsächlich schaltet vergeht. Die Totzeit hängt vom Arbeitspunkt und dem gewählten Schaltmuster des Treibers ab. Diese Zeit ist für jeden Arbeitspunkt bekannt und kann durch eine übergeordnete Logikeinheit vorgesteuert werden, sodass die daraus resultierende Totzeit im Betrieb konstant bleibt.

In Abbildung 6.2 ist der Ausschaltvorgang der Diode im gleichen Arbeitspunkt wie in Abbildung 6.1 dargestellt, jedoch bei einer Halbleitertemperatur von 25 °C. Auch hier sind ein langsamer ($U_{R,slow}$ und $I_{F,slow}$) und ein schneller ($U_{R,fast}$ und $I_{F,fast}$) Schaltvorgang aufgetragen. Es ist zu erkennen, dass die Rückstromspitze von 420 A auf 129 A reduziert werden kann. Gleichzeitig ist es möglich, den maximalen Gradienten des Stroms der Rückstromspitze von 7,5 $\frac{kA}{\mu s}$ auf 1,4 $\frac{kA}{\mu s}$ zu reduziert. Folglich kann mithilfe des adaptiven Treibers die Belastung der Diode erhöht oder reduziert werden. Dies führt zu einer Veränderung der in der Diode anfallenden Schaltenergie.



Abbildung 6.3: Ausschaltvorgang des adaptiven Gate-Treibers: Schnelles und langsames Ausschalten des IGBT bei $U_{DC} = 600 \text{ V}$, $I_C = 1800 \text{ A}$ und einer Halbleitertemperatur von $\vartheta_J = 25 \,^{\circ}$ C. Die maximale Schaltgeschwindigkeit wird durch die maximal zulässige Überspannung am IGBT limitiert.

Die folgenden Messungen des Ausschaltvorgangs des IGBT sind bei einer Zwischenkreisspannung von 600 V und einem Laststrom von 1800 A (doppelter Modul-Nennstrom) durchgeführt worden. Die Halbleitertemperatur beträgt 25 °C. In diesem Arbeitspunkt ist mit der größten Überspannung am Halbleiter zu rechnen. Abbildung 6.3 zeigt die beiden Messungen des Ausschaltvorgangs für sehr schnelles Schalten sowie sehr langsames Schalten. Der schnelle Schaltvorgang berücksichtigt die maximal zulässige Überspannung von 1080 V am IGBT. Auch hier repräsentiert der Nullpunkt auf der x-Achse den Zeitpunkt, an dem der Treiber das logische Schaltsignal erhält. Wie beim Einschaltvorgang kommt es auch hier zu einer arbeitspunktabhängigen Variation der Totzeit. Soll schnell und verlustarm geschaltet werden, kann ein Spannungsgradient



Abbildung 6.4: Ausschaltvorgang des adaptiven Gate-Treibers: Mittlere Schaltgeschwindigkeit bei 500V und 600V Zwischenkreisspannung und etwa 1800A Laststrom bei 125 °C Halbleitertemperatur.

von bis zu $3.7 \frac{kV}{\mu s}$ bei einer Überspannungsspitze von 1060 V ($\Delta U_{CE} = 460 \text{ V}$) eingestellt werden. Soll möglichst langsam geschaltet werden, so kann auch ein Spannungsgradient von $1.7 \frac{kV}{\mu s}$ eingestellt werden. Die auftretende Überspannungsspitze beträgt dann nur noch 765 V ($\Delta U_{CE} = 165 \text{ V}$). Dadurch wird die Überspannung von ca. 77% auf ca. 27% der Zwischenkreisspannung reduziert. Das entspricht etwa dem Faktor 2,8.

Neben diesen beiden sehr unterschiedlichen Schaltgeschwindigkeiten kann die Geschwindigkeit des Schaltvorgangs in nahezu beliebigen Abstufungen variiert werden. Limitiert wird die Abstufung einerseits durch die minimalen Ansteuerzeiten der Transistoren. Andererseits werden die Schaltzeiten der MOSFETs des adaptiven Treibers durch die Taktfrequenz des FPGAs auf eine minimale Schrittweite von 10 ns festgelegt. In Abbildung 6.4 ist für eine Zwischenkreisspannung von 500V sowie 600V bei einem geschalteten Strom von ca. 1800A eine niedrige Schaltgeschwindigkeit gewählt. Bei dieser Messung verlaufen sowohl der Kollektorstrom als auch die Kollektor-Emitter-Spannung ohne Schwingungen. Dadurch werden während des Schaltvorgangs sehr wenig Störungen erzeugt. Dies führt zu einer verbesserten Elektromagnetischen Verträglichkeit (EMV) im Vergleich zu einem schnellen Schaltvorgang wie in Abbildung 6.3 gezeigt.

6.1.1 Vergleich des Schaltverhaltens mit dem Referenztreiber

Anhand von Abbildung 6.5 kann ein Vergleich des Schaltverhaltens zwischen dem adaptiven Treiber gegenüber dem Referenztreiber durchgeführt werden. Die Verläufe des Kollektorstroms und der Kollektor-Emitter-Spannung bei Betrieb mit dem Referenztreiber sind gepunktet eingezeichnet. Die obere Grafik stellt den Einschaltvorgang und die untere den Ausschaltvorgang dar.

Der Referenztreiber schaltet den IGBT langsamer ein und aus, als es mit dem adaptiven Treiber möglich wäre. Zudem können die auftretenden Überschwinger von Strom und Spannung beim Betrieb mit dem adaptiven Treiber bei Bedarf deutlich kleiner eingestellt werden. Der Schaltbefehl liegt jeweils zum Zeitpunkt $t = 0 \mu s$ am Eingang des Gate-Treibers an. Auffällig ist, dass die Ausschaltzeit des Referenztreibers, also die Zeit zwischen Anliegen des Schaltbefehls am Gate-Treiber und dem vollständig abgeschlossenen Schaltvorgang, sehr viel größer ist als die des adaptiven Treibers. Sowohl für schnelles als auch langsames Schalten ist die Ausschaltzeit des Referenztreibers zwischen $0,75 \mu s$ und $1,34 \mu s$ länger. Während des Einschaltvorgangs ist die Schaltzeit des Referenztreiber zwischen $0,25 \mu s$ und $1,35 \mu s$ geringer.

Dieser Umstand lässt sich dadurch erklären, dass der adaptive Treiber während des Einschaltvorgangs eine gewisse Zeit benötigt, um einen Strom in der Induktivität aufzubauen. Während des Ausschaltvorgangs hingegen ermöglicht der zuvor aufgebaute Strom in der Induktivität des adaptiven Treibers ein schnelleres Entladen der Eingangskapazität des IGBT. Somit ist die Dauer der Ausschaltverzögerung gegenüber dem Referenztreiber verkürzt. Insgesamt ergibt sich, obwohl der adaptive Gate-Treiber eine gewisse Zeit für den Ladevorgang der Gateinduktivität benötigt, eine kürzere Ausschaltzeit.



Abbildung 6.5: Gegenüberstellung der Schaltzeiten zwischen Referenztreiber (gepunktet) und adaptivem Gate-Treiber (durchgezogen und gestrichelt). Einschaltvorgang oben und Ausschaltvorgang unten bei einer Zwischenkreisspannung von 600 V. Schaltbefehl zum Zeitpunkt $t = 0 \, \mu s$.

6.1.2 Prädiktive Begrenzung der Überspannung

Wie im vorherigen Abschnitt in Abbildung 6.3 bereits aufgezeigt, kann der adaptive Gate-Treiber die auftretende Überspannung beim Abschaltvorgang limitieren. Hervorgerufen wird diese Überspannung am Halbleiter durch die parasitären Induktivitäten im Aufbau. Die Zusammenhänge sind in Kapitel 2.6.2 in Gleichung 2.36 und 2.37 beschrieben.

Abbildung 6.6 zeigt das Ergebnis dieser Betriebsstrategie, womit die prädiktive Überspannungsbegrenzung veranschaulicht werden soll. Der IGBT wird im jeweiligen Arbeitspunkt so schnell wie möglich geschaltet, ohne die vorgegebene maximale Spannung von $U_{CE} = 1080$ V zu überschreiten. Ist diese Spannung erreicht, wird bei weiter steigendem Laststrom der Schaltvorgang gemäß dem hinterlegten Schaltmuster verlangsamt. Die auftretende Überspannung wird dadurch prädiktiv begrenzt. Dies ermöglicht es, die Schaltverluste für den gesamten Arbeitsbereich des Leistungshalbleiters gering zu halten. Gleichzeitig wird ein sicherer Betrieb auch bei hohen Zwischenkreisspannungen gewährleistet.

In Abbildung 6.6 a) ist die am Halbleiter maximal auftretende Überspannung ΔU_{CE} dargestellt. In Abbildung 6.6 b) ist die maximale absolute Spannung U_{CE} über dem geschalteten Strom I_{Last} aufgetragen. Die Kurven zeigen die Messergebnisse bei einer Zwischenkreisspannung von 500 V, 600 V und 700 V sowie einem maximalen Strom von 1800 A. Die auftretende Überspannung wird in Abhängigkeit von der aktuellen Zwischenkreisspannung und des zu erwartenden geschalteten Stroms durch den adaptiven Gate-Treiber prädiktiv auf maximal $U_{CE} = 1080$ V begrenzt.



Abbildung 6.6: a) Überspannung ΔU_{CE} , b) maximale Spannung U_{CE} am IGBT während des Ausschaltvorgangs in Abhängigkeit vom geschalteten Strom bei Zwischenkreisspannungen von 500 V, 600 V und 700 V, sowie $\vartheta_J = 25 \,^{\circ}$ C.

6.1.3 Vergleich der gemessenen Schalteigenschaften

Neben der maximalen Spannung beim Ausschalten kann der adaptive Treiber auch auf die Höhe der Rückstromspitze der Diode Einfluss nehmen. Dies wurde bereits in den Abbildungen 6.1 sowie 6.2 gezeigt. Die Form und Höhe der Rückstromspitze wird, wie nach Gleichung 2.28 in Kapitel 2.6.1 hergeleitet, durch die Schaltgeschwindigkeit des Transistors beeinflusst.

In Abbildung 6.7 a) ist der gemessene Rückstrom $I_{\rm rr}$ in Abhängigkeit vom geschalteten Strom $I_{\rm C}$ bei einer Zwischenkreisspannung von 600 V und einer Halbleitertemperatur von 125 °C aufgetragen. Die gepunktete Kurve stellt den gemessenen Rückstrom dar, wenn der IGBT durch den adaptiven Gate-Treiber sehr langsam geschaltet wird. Die durchgehend gezeichnete Kurve zeigt den gemessenen Rückstrom für einen möglichst schnellen Schaltvorgang. Für einen besseren Vergleich ist der gemessene Rückstrom beim Betrieb mit dem Referenztreiber unter denselben Rahmenbedingungen gestrichelt aufgetragen. Es ist zu erkennen, dass der adaptive Gate-Treiber den auftretenden Rückstrom der Diode gegenüber der Ansteuerung mit dem Referenztreiber deutlich vergrößern (im Bereich von +40%) oder verkleinern (im Bereich von -40%) kann. Dadurch ist der adaptive Gate-Treiber in der Lage die Belastung der Diode während des Schaltvorgangs zu beeinflussen.



Abbildung 6.7: a) Dioden-Rückstrom $I_{\rm rr}$ während des Einschaltvorgangs des IGBT, b) Überspannung $\Delta U_{\rm CE}$ während des Ausschaltvorgangs des adaptiven Treibers und des Referenztreibers in Abhängigkeit des geschalteten Stroms $I_{\rm C}$ bei $U_{\rm DC} = 600$ V und $\vartheta_{\rm J} = 125$ °C.

Abbildung 6.7 b) zeigt den Verlauf der gemessenen Überspannung ΔU_{CE} für dieselben drei Varianten der Gate-Ansteuerung, bei einer Zwischenkreisspannung von 600 V und einer Halbleitertemperatur von ebenfalls 125 °C. Der Vergleich der Verläufe der gemessenen Überspannungen zeigt, dass der adaptive Gate-Treiber gegenüber dem Referenztreiber die auftretende Überspannung am IGBT erheblich reduzieren kann (bis zu -50%).

Des Weiteren ermöglicht der adaptive Treiber, wie in Abschnitt 6.1.2 bereits gezeigt, schnellere Schaltvorgänge ohne zugleich die maximale Sperrspannung des Leistungshalbleiters zu überschreiten. Dadurch kann für einen Großteil der Betriebspunkte des Leistungshalbleiters eine geringere Schaltenergie im Vergleich zum Betrieb mit dem Referenztreiber erreicht werden.

Anhand der beiden Grafiken in Abbildung 6.7 wird deutlich, dass der IGBT beim Betrieb mit dem Referenztreiber für den größten Teil seines Arbeitsbereiches noch schneller schalten könnte. Dies ist jedoch praktisch nicht umsetzbar, da die Abstimmung des Referenztreibers die Vorgaben aus Abschnitt 4.4.1 für alle Arbeitspunkte erfüllen muss und das Schaltverhalten nicht für unterschiedliche Arbeitspunkte angepasst werden kann. Der adaptive Treiber muss diese Vorgaben ebenfalls erfüllen, kann jedoch sein Ansteuerverhalten und somit das Schaltverhalten des Leistungshalbleiters in jedem Arbeitspunkt individuell einstellen. Daraus ergibt sich beispielsweise der Vorteil, dass während des Betriebs eines Stromrichters Schaltverluste eingespart werden können. Dies wird anhand der gemessenen Schaltenergien im folgenden Abschnitt genauer beleuchtet.

6.1.4 Vergleich der gemessenen Schaltenergien

In diesem Abschnitt wird aufgezeigt, wie die Schaltverluste durch Ansteuerung mit dem adaptiven Treiber im Vergleich zum Referenztreiber reduziert werden können. Zudem wird der Bereich, in welchem die Schaltenergien verändert werden können veranschaulicht. In Abbildung 6.8 sind die gemessenen Schaltenergien bei einer Zwischenkreisspannung von 600 V und einer Halbleitertemperatur von 125 °C aufgetragen. Grafik a) zeigt die gemessenen Einschaltenergien E_{ON} und Grafik b) die Ausschaltenergien E_{OFF} des IGBT. In Abbildung 6.8 c) sind die gemessenen Schaltenergien der Freilaufdiode aufgetragen. Die Messergebnisse des Referenztreibers sind auch in dieser Grafik durch eine gestrichelte Linie kenntlich gemacht. Die gepunkteten Kurven stellen die Ergebnisse dar, wenn der adaptive Treiber den IGBT sehr



Abbildung 6.8: Gegenüberstellung der Schaltenergien des Referenztreibers und des adaptiven Treibers bei $U_{\rm DC} = 600$ V. a) gemessene Schaltenergie des Einschaltvorgangs, b) gemessene Schaltenergie des Ausschaltvorgangs und c) gemessene Ausschaltenergie der Diode bei jeweils 125 °C.

langsam schaltet. Die durchgehend gezeichneten Kurven zeigen die Ergebnisse eines möglichst schnellen Schaltvorgangs.

Es ist erkennbar, dass der adaptive Treiber die anfallenden Schaltenergien in einem weiten Bereich verändern kann. So können die Schaltverluste nicht nur absolut verändert werden, sondern auch die Aufteilung der Verluste zwischen der Diode und dem IGBT angepasst werden. Insbesondere fällt auf, dass die gemessenen Schaltenergien sowohl beim Einschalten als auch beim Ausschalten deutlich reduziert werden können im Vergleich zu der Verwendung des Referenztreibers. Dabei können beim Einschalten mehr Verluste im IGBT eingespart werden als durch die korrespondierenden Schaltvorgänge der Diode hinzukommen.

Um einen Überblick über die anfallenden Verluste zu erhalten, wurde die Schaltung bei einer Zwischenkreisspannung von 500 V, 600 V sowie 700 V und einem geschalteten Strom von 100 A bis 1800 A vermessen. Die Ergebnisse sind in Abbildung 6.9 und 6.10 in Form von dreidimensionalen Kennfeldern dargestellt. Die Halbleitertemperatur beträgt jeweils 25 °C. Die gemessenen



Abbildung 6.9: Verlustkennfelder für den Einschaltvorgang unter Verwendung des a) Referenztreibers, b) adaptiven Treibers im Betrieb für langsame Schaltvorgänge und c) adaptiven Treibers im Betrieb für schnelle Schaltvorgänge, jeweils bei $\vartheta_J = 25$ °C.



Abbildung 6.10: Verlustkennfelder für den Ausschaltvorgang unter Verwendung des a) Referenztreibers, b) adaptiven Treibers im Betrieb für langsame Schaltvorgänge und c) adaptiven Treibers im Betrieb für schnelle Schaltvorgänge, jeweils bei $\vartheta_J = 25^{\circ}$ C.

Schaltenergien sind auf der y-Achse und mittels Farbverlauf in der Fläche dargestellt. Die grünen Flächen repräsentieren niedrige Schaltenergien ab 0 mJ und die roten Flächen hohe Schaltenergien über 400 mJ für einen Schaltvorgang.

In Abbildung 6.9 sind die Kennfelder des Einschaltvorgangs dargestellt und in Abbildung 6.10 die Kennfelder für den Ausschaltvorgang des IGBT. Grafik a) zeigt jeweils die gemessenen Schaltenergien des Referenztreibers. Grafik b) zeigt das Kennfeld der anfallenden Schaltenergie des adaptiven Treibers, wenn dieser die Überspannungsspitze und die Überstromspitze bei den Schaltvorgängen möglichst klein hält. Das jeweilige Kennfeld in Grafik c) zeigt ebenfalls den adaptiven Treiber, welcher in diesem Fall die Schaltenergie im IGBT möglichst gering einstellt.

Anhand der Ergebnisse wird deutlich, dass der adaptive Treiber im größten Teil des Kennfelds erheblich geringere Schaltenergien einstellen kann als der Referenztreiber. Dies gilt insbesondere für den Einschaltvorgang. Je höher der Strom und die anliegende Zwischenkreisspannung werden, desto geringer fällt die mögliche Reduktion der Schaltenergie beim Ausschaltvorgang gegenüber dem Referenztreiber aus. Dies lässt sich dadurch erklären, dass der adaptive Treiber die Schaltgeschwindigkeit reduzieren muss, damit die auftretende Überspannung bei höheren Strömen und Zwischenkreisspannungen nicht zu groß wird. In Abbildung 6.10 c) ist diese starke Zunahme der anfallenden Schaltenergie bei höheren Zwischenkreisspannungen und Strömen zu erkennen.

Der adaptive Treiber ist im Vergleich zum Referenztreiber in der Lage, die anfallende Schaltenergie beim Einschalten und auch beim Ausschalten zu reduzieren oder anzuheben. Die anfallenden Schaltenergien können somit je nach Anforderung an die aktuelle Betriebsstrategie angepasst werden.

6.2 Sensitivität gegenüber Parameterstreuungen

In diesem Abschnitt wird untersucht, wie empfindlich das entwickelte Verfahren und der Treiber auf eventuelle Änderungen der Halbleiterparameter reagieren. Vermessen werden die IGBT-Module aus Tabelle 6.1, welche nachfolgend als IGBT A-G bezeichnet werden. Um zu untersuchen, welchen Einfluss die herstellungsbedingte Parameterstreuung des jeweils angesteuerten IGBT aufweist, wurden mehrere IGBTs desselben Typs vermessen [E5]. Dazu sind zum einen vier IGBTs derselben Charge (IGBT A-D) sowie vier IGBTs aus

Bezeichnung	Produktion	Produktionsdatum	ID	U _{GE,th}
IGBT A	24/21	1304	82940	5,93 V
IGBT B	24/21	1304	82919	5,88 V
IGBT C	24/21	1304	82823	5,99 V
IGBT D	24/21	1304	82924	5,97 V
IGBT E	24/21	1831	85441	5,87 V
IGBT F	24/21	1931	01883	5,63 V
IGBT G	24/20	1930	14337	5,77 V

Tabelle 6.1: Auflistung der vermessenen IGBTs des selben Typs FF900R12IE4 [D2] aber aus unterschiedlichen Produktionschargen mit Produktionskennungen, Produktionsdatum und gemessener Threshold-Spannung.

unterschiedlichen Produktionschargen (IGBT D-G) vermessen und miteinander verglichen worden. Bei den IGBTs die in unterschiedlichen Produktionschargen hergestellt wurden, stammen die verbauten Halbleiterchips der Module jeweils von verschiedenen Siliziumwafern. Über die jeweilige Identifikationsnummer (ID) in Tabelle 6.1 kann die Herkunft eindeutig zurückverfolgt werden.

In der Tabelle sind zudem die relevanten Kenndaten der vermessenen Module dargestellt. Anhand des Produktionsdatums ist ersichtlich, das zwischen den Halbleitermodulen ein Produktionsabstand von bis zu sechs Jahren liegt. Die experimentell gemessene Threshold-Spannung $U_{\rm GE,th}$ variiert um etwa 360 mV (ca. 6%) zwischen den vermessenen Modulen. Gemessen wird die Threshold-Spannung mit einem Messaufbau, welcher durch das Datenblatt des Moduls vorgegeben ist [D2].

6.2.1 Streuung der Schaltenergie

In diesem Abschnitt werden die Messergebnisse der insgesamt sieben vermessenen Module verglichen. Neben den absoluten Messwerten wird zur besseren Vergleichbarkeit und Bewertung die relative sowie absolute Abweichung vom Mittelwert betrachtet. Alle Module werden bei einer Zwischenkreisspannung von 500V bis 700V und Kollektorströmen zwischen 50A und 1800A vermessen. Die Chiptemperatur beträgt jeweils 25 °C. Definiert wird eine Messreihe mit n Messwerten x_n zu:

$$x = (x_1, x_2, x_3, \dots, x_n) \tag{6.2}$$

Daraus berechnet sich der arithmetische Mittelwert zu:

$$\bar{x} = \frac{1}{n} \sum_{i=1}^{n} x_i$$
 (6.3)

Die absolute Abweichung $d_{\bar{e}}$ der einzelnen Messungen vom Mittelwert \bar{x} berechnet sich zu:

$$d_{\bar{e}}(x) = \frac{1}{n} \sum_{i=1}^{n} |x_i - \bar{x}|$$
(6.4)

Damit die Abweichung über den gesamten Messbereich des Kollektorstroms und der Zwischenkreisspannungen miteinander besser verglichen werden kann, ist es zusätzlich möglich, die absolute Abweichung vom Mittelwert $d_{\bar{a}}$ in Prozent anzugeben. Diese Abweichung berechnet sich zu:

$$d_{\bar{a}}(x) = 100 \cdot \left(1 - \frac{\bar{x} - d_{\bar{\ell}}}{\bar{x}}\right) \tag{6.5}$$

IGBTs derselben Charge (IGBT A-D)

Die Bilder 6.11 und 6.12 zeigen die gemessenen Schaltenergien der vier IGBTs, die aus derselben Charge stammen. Abbildung 6.11 zeigt die gemessenen Einschaltenergien für unterschiedliche Zwischenkreisspannungen, Abbildung 6.12 jene der gemessenen Ausschaltenergie der vier IGBTs. Es fällt auf, dass die Abweichung der einzelnen Messungen zueinander sehr gering ist. Die aufgebaute adaptive Treiber-Schaltung und das für diesen IGBT und diese Messung eingesetzte arbeitspunktabhängige Ansteuermuster liefert für alle vier gemessenen IGBTs näherungsweise dasselbe Ergebnis.

In Abbildung 6.13 a) sind die nach Gleichung 6.4 berechneten absoluten Abweichungen in einer logarithmischen Darstellung abgebildet. In Abbildung 6.13 b) sind die relativen Abweichungen vom arithmetischen Mittelwert nach Gleichung 6.5 aufgetragen. In orange sind die Ergebnisse des Einschaltvorgangs und in blau die des Ausschaltvorgangs dargestellt. Die gepunkteten Kurven stehen jeweils für eine Zwischenkreisspannung von 500 V, die gestrichelten für 600 V und die durchgängige Linie für 700 V.



Abbildung 6.11: Einschaltenergien bei a) 500 V, b) 600 V, c) 700 V Zwischenkreisspannung bei 25 °C Sperrschichttemperatur für IGBTs derselben Charge.

Während des Einschaltvorgangs in Abbildung 6.13 a) steigt die absolute Abweichung bei Strömen oberhalb des einfachen Nennstroms deutlich bis knapp über 20 mJ an. Während des Abschaltvorgangs in Abbildung 6.13 a) hingegen bleibt die absolute Abweichung über den gesamten Messbereich wei-



Abbildung 6.12: Ausschaltenergien bei a) 500 V, b) 600 V, c) 700 V Zwischenkreisspannung bei 25 °C Sperrschichttemperatur für IGBTs derselben Charge.



Abbildung 6.13: a) Absolute und b) relative Abweichungen der gemessenen Schaltenergien zwischen den IGBTs A bis D bei einer Temperatur von $\vartheta_J = 25$ °C.

testgehend konstant unter 8 mJ. Die relative Abweichung, also der prozentuale Fehler, liegt sowohl für den Einschaltvorgang als auch für den Ausschaltvorgang unter 3,3% (Abbildung 6.13 b)). Bei den Ergebnissen ist zu berücksichtigen, dass durch den Messaufbau und die Messmittel mit einem Messfehler von bis zu 1% zu rechnen ist. Somit lässt sich festhalten, dass der adaptive Treiber das Schaltverhalten in dieser Messreihe dominiert und das es nicht wesentlich durch die schwankenden Halbleiterparameter beeinflusst wird.

IGBTs unterschiedlicher Chargen (IGBT D-G)

Im Folgenden werden die Messergebnisse der vier IGBTs die aus unterschiedlichen Chargen stammen miteinander verglichen (IGBT D-G). Dabei wird untersucht, wie stark die Abweichungen zueinander ausfallen, wenn sich die Halbleiterparameter stärker voneinander unterscheiden. Abbildung 6.14 a) zeigt die gemessenen absoluten Abweichungen der Schaltenergien mit logarithmischer Skala in mJ. Abbildung 6.14 b) stellt auch hier, wie in Abbildung 6.13 b), die relative Abweichung zum Mittelwert der Messungen in Prozent dar. Vermessen wurden die vier IGBTs aus unterschiedlichen Chargen (IGBT D-G) bei einer Halbleitertemperatur von 25 °C.

Im Vergleich zu den Ergebnissen aus Abbildung 6.13 variieren die physikalischen Parameter der vermessenen Module hier stärker. Dies zeigt sich auch in den gemessenen Schaltenergien. Für den Einschaltvorgang ist eine



Abbildung 6.14: a) Absolute und b) relative Abweichungen der gemessenen Schaltenergien zwischen den IGBTs D bis G bei einer Temperatur von $\vartheta_J = 25$ °C.

maximale absolute Abweichung von 50 mJ und eine relative Abweichung von maximal 7,1% erkennbar. Beim Ausschaltvorgang beträgt die Abweichung maximal 4,7% und ist damit geringer als beim Einschaltvorgang. Insgesamt fallen die gemessenen Abweichungen im Vergleich zu Abbildung 6.13 höher aus. Die Abweichungen sind dennoch sehr gering und auch bei dieser Messung dominiert der adaptive Treiber das Schaltverhalten des Leistungshalbleiters.

Schaltenergien aller vermessenen IGBTs (IGBT A-G)

Hier werden die Ergebnisse der durchgeführten Messungen aller IGBT-Module miteinander verglichen. Dazu sind in Abbildung 6.15 die gemessenen Schaltenergien für den Ein- sowie Ausschaltvorgang bei einer Zwischenkreisspannung von 600V und einer Halbleitertemperatur von 25°C aufgetragen. Es ist zu erkennen, dass die Schaltenergien beim Einschaltvorgang bei höheren Strömen eine leichte Abweichung zueinander aufweisen, im Vergleich zu den fast deckungsgleichen gemessenen Schaltenergien des Ausschaltvorgangs.

Die Berechnung des maximalen relativen Fehlers ergibt für den Einschaltvorgang eine Abweichung von knapp unter 6% (siehe Abbildung 6.16 auf der rechten Seite). Für den Ausschaltvorgang beläuft sich der maximale relative Fehler unterhalb des einfachen Nennstroms auf unter 4,5% und oberhalb des einfachen Nennstroms bis zum doppelten Nennstroms auf unter 2,5%. Die Betrachtung aller vermessener IGBT-Module zeigt, dass die auftretenden Schaltenergien maßgeblich durch den adaptiven Treiber bestimmt werden. Mit dem für IGBT A festgelegten arbeitspunktabhängigen Schaltmuster können folglich alle IGBTs derselben Charge betrieben werden. Dabei werden näherungsweise die gleichen Schaltenergien gemessen.



Abbildung 6.15: a) Einschaltenergie und b) Ausschaltenergie für alle gemessenen IGBTs bei $U_{\text{DC}} = 600 \text{ V}$ und $\vartheta_{\text{J}} = 25 \,^{\circ}\text{C}$, übereinander dargestellt.



Abbildung 6.16: a) Absolute und b) relative Abweichungen der gemessenen Schaltenergien zwischen allen vermessenen IGBTs bei $U_{DC} = 600 \text{ V}$ und einer Temperatur von $\vartheta_{\text{J}} = 25 \,^{\circ}\text{C}$.

6.2.2 Auswirkungen auf das Schaltverhalten

In diesem Abschnitt werden die Schalteigenschaften der vermessenen Halbleiter miteinander verglichen. Wie zuvor werden alle IGBTs mit einem anhand von IGBT A bestimmten Schaltmuster betrieben. Die Halbleitertemperatur beträgt bei allen Messungen $\vartheta_{\rm J} = 25\,^{\circ}$ C. In den folgenden Abbildungen (6.17 bis 6.19) wird jeweils in Abbildungsteil a) der gemessene Rückstrom $I_{\rm rr}$ dargestellt. Darunter in Abbildungsteil b) ist der dazu korrespondierende Gradient des Kollektorstroms aufgetragen. Im Abbildungsteil c) auf der jeweils rechten Seite ist die während des Ausschaltvorgangs am Halbleiter auftretende Überspannung $\Delta U_{\rm CE}$ dargestellt. Die Grafik d) darunter zeigt den dazugehörigen Spannungsgradienten. Alle Kurven beziehen sich auf den geschalteten Kollektorstrom $I_{\rm C}$ (jeweilige x-Achse).

In Abbildung 6.17 sind die gemessenen Schalteigenschaften bei einer Zwischenkreisspannung von 500V abgebildet. Während des auf der linken Seite dargestellten Einschaltvorgangs (Abbildung 6.17 a) und b)) ergeben sich für alle vermessenen IGBTs ähnliche Kurvenverläufe. Der Gradient des Kollektorstroms beim Einschalten (Abbildung 6.17 b)) liegt in der Spitze bei etwa 7kA/µs. Die Rückstromspitze, welche auch durch den Gradienten des Kollektorstroms beeinflusst wird, verläuft für alle Messungen qualitativ identisch (Abbildung 6.17 a)). Allerdings ist eine Abweichung der absoluten Höhe der Rückstromspitzen erkennbar. Bei IGBT F tritt die höchste Rückstromspitze auf. Die kleinste Rückstromspitze wird bei IGBT C gemessen.

Eine mögliche Erklärung für die Variation der Ergebnisse kann mithilfe der Messergebnisse der Threshold-Spannung aus Tabelle 6.1 aufgestellt werden. Der IGBT mit der kleinsten gemessenen Threshold-Spannung ist IGBT F, welcher gleichzeitig der IGBT mit der größten absoluten Rückstromspitze ist. Der IGBT mit der größten gemessenen Threshold-Spannung ist IGBT C, welcher wiederum der IGBT mit der kleinsten gemessenen Rückstromspitze ist. Formel 2.20 in Kapitel 2.5.1 stellt einen Zusammenhang zwischen der Threshold-Spannung und der Stromsteilheit eines IGBT auf. Hiermit lässt sich der größere Stromgradient und die damit verbundene größere absolute Rückstromspitze $I_{\rm rr}$ von IGBT F erklären, denn nach Gleichung 2.20 wird bei sinkender Threshold-Spannung $U_{\rm GE,th}$ die Stromsteilheit $g_{\rm m}$ größer.

Die Messergebnisse für den Ausschaltvorgang (Abbildung 6.17 c) und d)) zeigen eine hohe Übereinstimmung. Das Ausschaltverhalten kann folglich



Abbildung 6.17: Schalteigenschaften bei $U_{\rm DC} = 500$ V und $\vartheta_{\rm J} = 25$ °C. a) Rückstromspitze $I_{\rm rr}$, b) dazu korrespondierender Gradient des Kollektorstroms, c) Überspannung $\Delta U_{\rm CE}$ beim Ausschalten des Halbleiters, d) dazu korrespondierender Spannungsgradient.

als identisch angesehen werden. Es ist ebenfalls erkennbar, wie die Schaltgeschwindigkeit bei allen vermessenen Halbleiters ab etwa 1360 A zuverlässig durch den adaptiven Treiber reduziert wird, um die auftretende Überspannung zu begrenzen.

In Abbildung 6.18 und 6.19 sind die Messergebnisse bei 600V und 700V Zwischenkreisspannung und einer Halbleitertemperatur von ebenfalls 25° C aufgetragen. Das Verhalten entspricht den Ergebnissen bei einer Zwischenkreisspannung von 500V aus Abbildung 6.17. Auch hier lassen sich die Abweichungen während des Einschaltvorgangs durch die Variation in der Threshold-Spannung erklären. Der Absolutwert der Rückstromspitze nimmt mit steigender Zwischenkreisspannung zu. Der geschaltete Strom $I_{\rm C}$, ab welchem der adaptive Treiber die Schaltgeschwindigkeit beim Abschaltvorgang reduziert, sinkt mit zunehmender Zwischenkreisspannung. Dies liegt daran,



Abbildung 6.18: Schalteigenschaften bei $U_{\text{DC}} = 600 \text{ V}$ und $\vartheta_{\text{J}} = 25 \,^{\circ}\text{C}$. a) Rückstromspitze I_{rr} , b) dazu korrespondierender Gradient des Kollektorstroms, c) Überspannung ΔU_{CE} beim Ausschalten des Halbleiters, d) dazu korrespondierender Spannungsgradient.

dass auch die zulässige Überspannung ΔU_{CE} mit steigender Zwischenkreisspannung sinkt. So ist bei einer Zwischenkreisspannung von 600V die Reduktion der Schaltgeschwindigkeit ab etwa 1075 A zu erkennen. Bei $U_{DC} = 700$ V wird die Schaltgeschwindigkeit bereits ab 680 A reduziert.

Zusammenfassend lässt sich daraus ableiten, dass die Schalteigenschaften des IGBT durch den adaptiven Treiber bestimmt werden. Lediglich beim Einschaltvorgang ist eine leichte Variation des Schaltverhaltens feststellbar. Der Betrieb des neuen adaptiven Gate-Treibers mit einem für ein IGBT-Modul bestimmten Schaltmusters ist für alle vermessenen IGBTs möglich. Es werden näherungsweise die identischen Schalteigenschaften erzielt.



Abbildung 6.19: Schalteigenschaften bei $U_{\text{DC}} = 700 \text{ V}$ und $\vartheta_{\text{J}} = 25 \,^{\circ}\text{C}$. a) Rückstromspitze I_{rr} , b) dazu korrespondierender Gradient des Kollektorstroms, c) Überspannung ΔU_{CE} beim Ausschalten des Halbleiters, d) dazu korrespondierender Spannungsgradient.

6.3 Sicheres Abschalten von Kurzschlussströmen

Im Folgenden werden die Messergebnisse des Ausschaltverhaltens für Kurzschlussströme bis zur Entsättigungsgrenze des IGBT präsentiert. Untersucht werden Typ II Kurzschlüsse mit großer Kurzschluss-Induktivität [69]. Aufgrund der Tatsache, dass der Treiber über keine eigene Kurzschlusserkennung verfügt, wurde diese sowie die Generierung des Abschaltbefehls für den adaptiven Gate-Treiber durch die übergeordnete Steuerung des Messaufbaus übernommen. Bei der Untersuchung des Ausschaltverhaltens wird deutlich, dass der Treiber in der Lage ist, einen unbekannten Strom, welcher größer als der doppelte Nennstrom ist, bei unbekannter Zwischenkreisspannung sicher auszuschalten.

In Abbildung 6.20 ist der Ausschaltvorgang des IGBT bei einer Zwischenkreisspannung von 600V und einer Temperatur von 25°C mithilfe des



Abbildung 6.20: Ausschalten mit Fehler-Abschalt-Muster bei 600 V Zwischenkreisspannung, 4-fachem Nennstrom und 25 °C Halbleitertemperatur.

in Abschnitt 4.3 eingeführten speziellen Ausschaltmusters dargestellt. Im oberen Teil der Abbildung ist die Gate-Emitter-Spannung des IGBT in grün dargestellt. Darunter in orange ist der Verlauf des Kollektorstroms und in blau die Kollektor-Emitter-Spannung abgebildet. Die Verzögerungszeit des Ausschaltvorgangs bei einem solchen Fehlerstrom von 3600A beträgt weniger als 1,5 μ s zuzüglich der hier nicht untersuchten Zeit für die Erkennung des Fehlers. Für kleinere Ströme in Höhe des doppelten Nennstroms erhöht sich diese Zeit auf bis zu 4,5 μ s. Die auftretende Überspannung beträgt etwa 330V.

Es ist möglich den Kollektorstrom noch langsamer abzuschalten, um die auftretende Überspannung weiter zu reduzieren. Dazu muss entweder die Periodendauer des Puls-Weiten-Modulation (PWM)-Musters erhöht werden oder der Aussteuergrad gesenkt werden. Hierdurch wird der Gatestrom weiter reduziert. Dies hat jedoch zur Folge, dass insbesondere bei kleineren Strömen die Verzögerungszeit, bis der IGBT auf das Ausschaltsignal reagiert, weiter zunimmt. Bei einer weiteren Reduktion der Schaltgeschwindigkeit müssen die anfallenden Verluste im Leistungshalbleiter mitberücksichtigt werden, um diesen thermisch nicht zu zerstören.

In Abbildung 6.21 ist das Messergebnis des Ausschaltvorgangs bei einer Zwischenkreisspannung von 850V und einem Strom von ebenfalls 3600A abgebildet. Die Verzögerungszeit liegt bei etwa 1,3 μ s. Die auftretende Überspannung beträgt 242V. Ein sicheres Ausschalten ist folglich auch bei einer deutlich erhöhten Zwischenkreisspannung und einem Fehlerstrom von etwa dem Vierfachen des Nennstroms möglich.

Steigt der Kollektorstrom noch weiter an, beginnt der IGBT ab ca. 3750 A zu entsättigen. In der Folge kommt es zum Anstieg der Kollektor-Emitter-Spannung. In Abbildung 6.22 ist dieser Vorgang bei einer Zwischenkreisspannung von 500 V dargestellt. Unmittelbar nachdem der Treiber mit dem Abschaltmuster beginnt, schaltet der IGBT ab. Dies lässt sich dadurch erklären, dass der IGBT zu diesem Zeitpunkt bereits entsättigt



Abbildung 6.21: Ausschalten mit Fehler-Abschalt-Muster bei 850 V Zwischenkreisspannung, 3800 A Kurzschlussstrom und 25 °C Halbleitertemperatur.


Abbildung 6.22: Ausschalten des IGBT bei 500V Zwischenkreisspannung und 25°C Halbleitertemperatur, nachdem der IGBT bereits begonnen hat zu entsättigen.

ist und sich im linearen Bereich seiner Ausgangskennlinie befindet (siehe Abbildung 2.13).

7

Auslegungsbeispiel für einen dreiphasigen Stromrichter

In diesem Kapitel werden die zuvor bestimmten Schaltenergien des adaptiven und des Referenztreibers (Abbildung 6.9 und 6.10) verwendet, um die anfallenden Verluste in einem Stromrichter zu berechnen. Zuerst wird ein Simulationsmodell eingeführt und das verwendete thermische Ersatzschaltbild beschrieben. Es werden dreiphasige Stromrichter betrachtet, welche beispielsweise als Netzstromrichter oder als Antriebsstromrichter arbeiten. Anhand



Abbildung 7.1: Übersicht der Topologie des Rechenbeispiels bestehend aus einem netzseitigen Stromrichters mit $cos(\varphi) = 1$ sowie einem Wechselrichter für einen Motor mit $cos(\varphi) = 0.9$. dieses Modells wird anschließend verdeutlicht, dass durch Einsatz des adaptiven Treibers in einem Stromrichter ein erheblicher Teil der Schaltverluste eingespart werden kann. Es wird gezeigt, dass dadurch der maximale Ausgangsstrom bei einem ansonsten identischen Aufbau eines 2-Level-Stromrichters erheblich (bis zu 29,7%) gesteigert werden kann. Es werden die Simulationsergebnisse für 2-Level-Stromrichter sowie 3-Level-T-Type Neutral Point Clampped (TNPC)-Stromrichter bei unterschiedlichen Betriebspunkten aufgeführt.

In Abbildung 7.1 ist ein vereinfachtes Setup eines Netzstromrichters in Verbindung mit einem Antriebsstromrichter abgebildet. Die Stromrichter sollen in diesem Rechenbeispiel als 2-Level-VSC oder 3-Level-VSC-TNPC-Stromrichter [56] ausgeführt und verglichen werden. Die Abkürzung VSC steht hierbei für einen Spannungs-Zwischenkreis-Stromrichter. Es gelten folgende Rahmenbedingungen bzw. Annahmen und Vereinfachungen für die Modellierung und Berechnung der Stromrichter:

- Zwischenkreisspannung: 700 V
- Netzanschlusspunkt: 230 V (400 V)
- Taktfrequenz: 2kHz bis 8kHz
- Chiptemperatur: 140°C maximal
- Ausschließlich Berücksichtigung der Schalt- und Leitverluste
- Berechnung auf Basis des Grundwellenmodells mit: $i(t) = I_{max} \cdot sin(\omega t + \varphi)$
- Modulation der Stromrichter mit dritter Harmonischer [17]

Die Durchlassverluste werden anhand der Kennlinien des IGBT und der Diode mit den Angaben aus dem Datenblatt des IGBT-Moduls und dem simulierten Stromverlauf analytisch berechnet [D2]. Eine Beschreibung das Messverfahrens zur Bestimmung von Durchlasskennlinien ist in [S9] näher ausgeführt. Anhand dieser Daten und mit den Verlustkennfeldern aus Abschnitt 6.1.4 wird mit Matlab Simulink und Plecs ein Modell zur Berechnung der untersuchten Stromrichter aufgestellt.

Zur thermischen Modellierung wird ein thermoelektrisches Ersatzschaltbild wie in Abbildung 7.2 dargestellt verwendet. Dazu werden die thermischen Größen in elektrische Größen umgewandelt, siehe Tabelle 7.1. Ein thermischer Übergangswiderstand ($R_{\rm th}$) beschreibt in Abbildung 7.2 die Wärmeleitung



Abbildung 7.2: Thermisches Ersatzschaltbild zur Berechnung der Sperrschichttemperaturen der simulierten Stromrichter.

zwischen zwei unterschiedlichen Materialien. Aufgrund der unterschiedlichen Materialien, welche innerhalb eines Moduls verbaut sind, kommt es zu unterschiedlichen thermischen Ausdehnungen [70]. Dies hat zur Folge, dass mechanischen Spannungen an den Kontaktflächen auftreten. Dies kann zur Ermüdung und dem Versagen der Verbindungen und des gesamten Aufbaus führen [71, 72].

Das in diesem Kapitel aufgestellte Modell berücksichtigt keine thermischen Zeitkonstanten und eignet sich daher nicht zur Modellierung dynamischer Vorgänge. Um auch solche Vorgänge berücksichtigen zu können, muss ein vollständiges Foster- oder Cauer-Modell aufgestellt werden [73]. Für die Betrachtungen in diesem Kapitel ist das verwendete einfache Modell jedoch ausreichend, da nur stationäre Betriebspunkte berechnet werden.

Thermische Größe	Einheit	Elektrische Größe	Einheit
Temperatur T	K	Spannung U	V
Wärmestrom P	W	elektrischer Strom I	А
Thermischer Widerstand R _{th}	K/W	Ohmscher Widerstand R	Ω
Thermische Kapazität C _{th}	Ws/K	Kapazität C	F

Tabelle 7.1: Größen im thermoelektrischen Ersatzschaltbild: Zu den thermischen Größen korrespondierende elektrische Größen.

In diesem thermischen Modell (Abbildung 7.2) ist auf der linken Seite die Modellierung des IGBT-Moduls grau hinterlegt. Als Wärmequellen treten im Modul die anfallenden Verluste (Summe aus Schaltverlusten und Durchlassverlusten) in den Dioden $P_{V,Diode}$ und IGBT Chips $P_{V,IGBT}$ auf. Die Chiptemperaturen werden für den IGBT durch $\vartheta_{J,IGBT}$ und für die Diode durch $\vartheta_{J,Diode}$ beschrieben. Die Wärmeleitpfade von Diode und IGBT verlaufen zunächst getrennt voneinander. Die thermischen Übergangswiderstände zwischen den Halbleiterchips und der Bodenplatte des Moduls werden mit $R_{th,JC,Diode}$ und $R_{th,JC,IGBT}$ beschrieben. Weiterhin getrennt wird die Wärme jeweils über die thermischen Übergangswiderstände $R_{th,CH,IGBT}$ und $R_{th,CH,Diode}$ an den Kühlkörper übertragen.

Ab dieser Stelle wird die Wärme über einen gemeinsamen Pfad weitergeleitet, da der Kühlkörper als isotherm angenommen wird. Der thermische Übergangswiderstand zum Kühlkörper wird durch die Dicke der Wärmeleitpaste beeinflusst und als thermischer Übergangswiderstand $R_{th,HCP}$ modelliert. Abschließend wird die Wärme durch den Kühlkörper und dessen Übergangswiderstand $R_{th,HA,Cooler}$ an die Umgebungstemperatur $\vartheta_{ambient}$ abgegeben. Dies kann entweder in Form von Luft oder einer Flüssigkeit geschehen. Die Temperatur der Umgebung wird auf 50 °C festgelegt. Der Übergangswiderstand der Wärmeleitpaste und der des Kühlkörpers sind mit den anderen verwendeten thermischen Übergangswiderständen in Tabelle 7.2 aufgeführt. Für die Temperatur des Kühlkörpers werden zur Berechnung maximal: $\vartheta_{Cooler} = 100$ °C

Übergangswiderstand	Formelzeichen	Wert	Einheit
Junction Case IGBT	R _{th,JC,IGBT}	$29,5 \cdot 10^{-3}$	K/W
Junction Case Diode	$R_{\rm th,JC,Diode}$	$53,5 \cdot 10^{-3}$	K/W
Case Heatsink IGBT	$R_{\rm th,CH,Diode}$	$14 \cdot 10^{-3}$	K/W
Case Heatsink Diode	R _{th,CH,IGBT}	$25.5 \cdot 10^{-3}$	K/W
Heat Conductive Paste	R _{th,HCP}	$1,5 \cdot 10^{-3}$	K/W
Heatsink Ambient	R _{th,HA,Cooler}	$5 \cdot 10^{-3}$	K/W

Tabelle 7.2: Aufstellung der im Rechenbeispiel für das thermische Modell verwendeten thermischen Übergangswiderstände.

zugelassen und für die Sperrschichttemperatur der Halbleiterchips maximal $\vartheta_J = 140$ °C.

7.1 Einsatz in einem 2-Level-Stromrichter

Für das Beispiel aus Abbildung 7.1 werden in diesem Abschnitt 2-Level-Stromrichter simuliert. Das bedeutet, dass sowohl der netzseitige als auch der motorseitige Stromrichter als 2-Level-Stromrichter ausgeführt sind. Die Verluste werden mithilfe von Matlab und Plecs und den gemessenen Schaltenergien aus Abschnitt 6.1.4 berechnet. Auf dieser Basis wird, unter Berücksichtigung der thermischen Grenzen für die Kühlkörpertemperatur ($\vartheta_{Cooler} = 100$ °C) und der Sperrschichttemperatur ($\vartheta_{J} = 140$ °C), der maximal mögliche Ausgangsstrom eines 2-Level-Stromrichters berechnet. Zudem wird festgelegt, dass nur die Schaltfrequenz und die Gate-Ansteuerung variiert werden, die Kühlleistung jedoch konstant bleibt.

In Abbildung 7.3 ist der maximal mögliche Ausgangsstrom des Stromrichters $I_{\text{RMS,max}}$ für verschiedene Schaltfrequenzen abgebildet. Der Leistungsfaktor beträgt jeweils $cos(\varphi) = 1$. Zu jeder Schaltfrequenz ist der maximale Ausgangsstrom beim Einsatz des Referenztreibers, des langsam schaltenden adaptiven Treibers und des schnell schaltenden adaptiven Treibers aufgetragen. Der



Abbildung 7.3: Ausgangsstroms $I_{\text{RMS,max}}$ bei $U_{\text{DC}} = 700 \text{ V}$, $cos(\varphi) = 1$ und $\vartheta_{\text{J,max}} = 140 \,^{\circ}\text{C}$ eines 2-Level-Stromrichters in Abhängigkeit von f_{T} .

hellblaue Balken repräsentiert den Betrieb mit dem Referenztreiber, der grüne Balken den Betrieb mit dem adaptiven schnell schaltenden Treiber und der orangene Balken den Betrieb mit dem adaptiven langsam schaltenden Treiber. Am Beispiel einer Schaltfrequenz von $f_T = 4$ kHz kann man erkennen, dass durch den adaptiven Treiber eine Steigerung des maximalen Ausgangsstrom um 124 A möglich ist. Dies wird dadurch ermöglicht, dass die Schaltenergien geringer ausfallen im Vergleich zum Betrieb mit dem Referenztreiber. Somit werden höhere Durchlassverluste aufgrund eines höheren Ausgangsstroms ermöglicht, ohne die festgelegten Temperaturgrenzen zu überschreiten.

Mit steigender Schaltfrequenz nimmt der durch den adaptiven Treiber ermöglichte Gewinn des Ausgangsstroms zu. Dieses Verhalten lässt sich dadurch erklären, dass die Schaltverluste bei steigender Taktfrequenz die Durchlassverluste zunehmend übersteigen. Eine Reduktion der Schaltverluste wird daraufhin im maximalen Ausgangsstrom deutlich sichtbar.

In Abbildung 7.4 sind die Ergebnisse der Simulation des 2-Level-Stromrichters im Betrieb bei unterschiedlichen $cos(\phi)$ abgebildet. Die Aufteilung und farbliche Darstellung entspricht der aus Abbildung 7.3. Anhand der Ergebnisse aus Abbildung 7.4 ist zu erkennen, dass der adaptive schnell schaltende Treiber



Abbildung 7.4: Ausgangsstrom $I_{\text{RMS,max}}$ bei $U_{\text{DC}} = 700 \text{ V}$ und $\vartheta_{\text{J,max}} = 140 \,^{\circ}\text{C}$ in Abhängigkeit von $cos(\varphi)$ und f_{T} eines 2-Level-Stromrichters.

in jedem simulierten Arbeitspunkt einen höheren maximalen Ausgangsstrom im Vergleich zum Betrieb mit dem Referenztreiber ermöglicht. Der Einsatz des adaptiven Treibers führt somit unabhängig vom eingestellten Leistungsfaktor $cos(\phi)$ zu einem höheren maximalen Ausgangsstrom. Auch in dieser Betrachtung wirkt sich die Reduktion der Schaltverluste durch den adaptiven Treibers umso stärker aus, je höher die Schaltfrequenz des Stromrichters gewählt wird.

In Tabelle 7.3 im oberen Teil ist die Differenz des maximalen Ausgangsstroms dargestellt, welche sich ergibt, wenn der schnell schaltende adaptive Gate-Treiber mit dem Referenztreiber verglichen wird. Im unteren Bereich ist die relative Steigerung, ausgehend vom Ausgangsstrom des Referenztreibers dargestellt. Dabei wird zwischen unterschiedlichen Leistungsfaktoren $cos(\varphi)$ unterschieden. Beim Betrieb eines 2-Level-VSC-Stromrichters mit einer Schaltfrequenz von 8kHz und einem Leistungsfaktor $cos(\varphi) = 0.9$, beträgt diese Differenz 139,3 A. Das entspricht einer Steigerung des effektiven Ausgangsstroms um 29,71 %. Durch den Einsatz des adaptiven Treibers wird in allen Arbeitspunkten ein höherer effektiver Ausgangsstrom erreicht als mit dem Referenztreiber.

Absolute Differenz 2-Level-VSC-Stromrichter				
$f_{\rm T}$	$cos(\boldsymbol{\varphi}) = 1$	$cos(\varphi) = 0.9$	$cos(\boldsymbol{\varphi}) = -1$	$cos(\varphi) = -0.9$
2000 Hz	75,7 A	76,3 A	33,2 A	33,9 A
4000 Hz	123,7 A	125,8 A	57,3 A	60,1 A
8000 Hz	136,5 A	139,3 A	71,4A	81,3A
Relative Differenz 2-Level-VSC-Stromrichter				
$f_{\mathrm{T}} cos(\varphi) = 1 cos(\varphi) = 0.9 cos(\varphi) = -1 cos(\varphi) = -0.9$				$cos(\varphi) = -0.9$
2000 Hz	9,10%	9,09%	4,07%	4,10%
4000 Hz	18,51%	18,71%	8,19%	8,49%
8000 Hz	29,19%	29,71%	13,74%	15,73%

Tabelle 7.3: Absolute und relative Differenz des maximalen Ausgangsstroms *I*_{RMS,max} eines 2-Level-Stromrichters zwischen der Ansteuerung mit der Referenzschaltung und dem adaptiven Gate-Treiber.

Im Folgenden sind die innerhalb eines 2-Level-Stromrichters anfallenden Verluste beim Betrieb mit dem Referenztreiber sowie dem adaptiven Treiber gegenübergestellt. Die berechneten Verluste sind folgendermaßen aufgeteilt: Schaltverluste der Diode $P_{V,Diode,swit.}$ und des IGBT $P_{V,IGBT,swit.}$ sowie Durchlassverluste der Diode $P_{V,Diode,cond.}$ und des IGBT $P_{V,IGBT,cond.}$.

In Abbildung 7.5 sind die Ergebnisse für einen 2-Level-VSC-Stromrichter im Betrieb bei einer Taktfrequenz von $f_{\rm T} = 4000$ Hz, einer Zwischenkreisspannung von $U_{\rm DC} = 700$ V und unterschiedlichen Leistungsfaktoren abgebildet. Die Gesamtverluste eines Stromrichters sind jeweils in einem Balken dargestellt, welcher in vier Verlustquellen unterteilt ist. Blaue Farben repräsentieren Leitverluste und grüne stellen Schaltverluste dar. Die linken Balken des jeweils dargestellten Leistungsfaktors zeigen die Ergebnisse beim Betrieb mit dem Referenztreiber. Die rechten Balken beim Einsatz des adaptiven Gate-Treibers.

Es fällt auf, dass sich die absoluten Gesamtverluste voneinander unterscheiden, obwohl die maximal zulässige Sperrschichttemperatur und Kühlleistung des Kühlkörpers konstant bleibt. Dies lässt sich durch die unterschiedlichen thermischen Übergangswiderstände zwischen den Diodenchips und den IGBT-Chips im Modul erklären. Zudem werden unterschiedliche maximale Ströme



Abbildung 7.5: Gegenüberstellung der Verluste eines 2-Level-VSC-Stromrichters unter Einsatz des Referenztreibers und des adaptiven Treibers bei $U_{\text{DC}} = 700 \text{ V}$ und $\vartheta_{\text{J,max}} = 140 \,^{\circ}\text{C}$ in Abhängigkeit von $\cos(\varphi)$.

(siehe dazu auch Abbildung 7.4) im jeweiligen Arbeitspunkt erreicht, was zu unterschiedlichen Durchlassverlusten führt.

Abschließend sind in Tabelle 7.4 die maximalen Ströme und die daraus resultierenden maximalen Ausgangsleistungen der untersuchten Arbeitspunkte des 2-Level-Stromrichters bei einer Taktfrequenz von $f_{\rm T} = 4000$ Hz aufgeführt. Zusätzlich ist anhand der anfallenden Gesamtverluste der daraus resultierende Wirkungsgrad berechnet und aufgelistet.

An diesen Werten lässt sich ablesen, dass beim Betrieb eines 2-Level-Stromrichters mit dem adaptiven Treiber ein Wirkungsgrad von maximal 98,8% erreicht werden kann. Beim Betrieb mit dem Referenztreiber hingegen lässt sich nur ein maximaler Wirkungsgrad von 98,5% erzielen. Somit ist durch den Einsatz des adaptiven Treibers eine Steigerung des Wirkungsgrads beim Betrieb des simulierten 2-Level-VSC-Stromrichters bei $f_T = 4000$ Hz um 0,3 Prozentpunkte möglich. Die Reduzierung der anfallenden Schaltverluste kann auch dazu genutzt werden, den Kühlkörper bei gleichbleibender Ausgangsleistung zu verkleinern. Dadurch können Kosten und Bauraum für die Kühlung eingespart und die Leistungsdichte des Stromrichters gesteigert werden.

2-Level-VSC-Stromrichter mit Referenztreiber				
	$cos(\boldsymbol{\varphi}) = 1$	$cos(\varphi) = 0.9$	$cos(\boldsymbol{\varphi}) = -1$	$cos(\varphi) = -0.9$
<i>I</i> _{RMS}	668,2 A	672,4 A	699,3 A	707,8A
P _{max}	462,9kW	419,4 kW	$-484,5\mathrm{kW}$	-441,5kW
η	98,4%	98,3%	98,5%	98,4%
2-Level-VSC-Stromrichter mit adaptivem Treiber				
	$cos(\varphi) = 1$ $cos(\varphi) = 0.9$ $cos(\varphi) = -1$ $cos(\varphi) = -0.9$			
<i>I</i> _{RMS}	791,9 A	798,3 A	756,6 A	767,9A
P _{max}	548,7 kW	497,9 kW	$-524,2\mathrm{kW}$	-478,9kW
η	98,7%	98,6%	98,8%	98,7%

Tabelle 7.4: Ausgangsstrom und Wirkleistung mit daraus resultierendem Wirkungsgrad für einen 2-Level-VSC-Stromrichter bei $f_{\rm T} = 4000$ Hz und $U_{\rm DC} = 700$ V.

7.2 Einsatz in einem 3-Level-Stromrichter

Neben der am häufigsten eingesetzten 2-Level-Stromrichtertopologie, wird bei Netzstromrichtern auch vermehrt eine 3-Level-Topologie verwendet [E4]. In diesem Abschnitt wird ein 3-Level-TNPC-Stromrichter untersucht und der Einfluss des adaptiven Treibers auf dessen Auslegung bewertet. Dazu wird die mit Matlab und Plecs aufgebaute Simulationsumgebung mit einem TNPC Stromrichtermodell erweitert. Wie im Abschnitt zuvor, werden eine konstante Kühlleistung sowie dieselben maximalen Sperrschicht- und Kühlkörpertemperaturen vorgegeben. Berechnet wird der unter diesen Voraussetzungen maximal erreichbare Ausgangsstrom $I_{\rm RMS,max}$ eines 3-Level-Stromrichters. Auch in diesem Fall wird zwischen der Ansteuerung mit dem Referenztreiber, dem schnell schaltenden adaptiven Treiber und dem langsam schaltenden adaptiven Treiber unterschieden.

Abbildung 7.6 zeigt die entsprechenden Ergebnisse für unterschiedliche Frequenzen und Leistungsfaktoren. Im Vergleich zu den entsprechenden Ergebnissen aus Abbildung 7.4, fällt die jeweilige Steigerung des Ausgangsstroms beim Einsatz des adaptiven Treibers gegenüber dem Referenztreiber geringer aus.



Abbildung 7.6: Ausgangsstrom $I_{\text{RMS,max}}$ bei $U_{\text{DC}} = 700 \text{ V}$ und $\vartheta_{\text{J,max}} = 140 \,^{\circ}\text{C}$ in Abhängigkeit von $cos(\varphi)$ und f_{T} eines 3-Level-TNPC-Stromrichters.

Dieser Umstand lässt sich dadurch erklären, dass die effektive Schaltfrequenz eines einzelnen Halbleiters, im Vergleich zu einem 2-Level-Stromrichter mit derselben Ausgangsfrequenz, bei einem TNPC Stromrichter geringer ist. Somit dominieren bei den hier untersuchten Betriebspunkten die Durchlassverluste der Halbleiter die Gesamtverluste des Stromrichters. Um dies zu verdeutlichen ist in Abbildung 7.7 eine Aufteilung der einzelnen Verluste bei einer Schaltfrequenz des Stromrichters von 4000 Hz dargestellt. Hier sind die Durchlassverluste der IGBTs und der Dioden blau und die jeweiligen Schaltverluste grün eingefärbt. Für alle aufgetragenen Leistungsfaktoren $cos(\varphi)$ entfallen mehr als zwei Drittel der Gesamtverluste auf die Durchlassverluste der Halbleiter.

Wird ein 2-Level-Stromrichter bei derselben Schaltfrequenz betrieben, entfällt hingegen nur etwa die Hälfte der Gesamtverluste auf die Durchlassverluste (siehe Abbildung 7.5). Im Ergebnis wirkt sich daher bei der Verwendung eines 3-Level-Stromrichters die Reduktion der Schaltenergien in geringerem Maße auf den maximalen Ausgangsstrom aus. Anzumerken ist an dieser Stelle, dass durch Einsatz von auf das Durchlassverhalten optimierten Leistungshalbleitern der Anteil der Durchlassverluste reduzieren lässt. Alternativ ist ein Betrieb



Abbildung 7.7: Gegenüberstellung der Verluste eines 3-Level-TNPC-Stromrichters unter Einsatz des Referenztreibers und des adaptiven Treibers bei $U_{\rm DC} = 700$ V und $\vartheta_{\rm J,max} = 140$ °C in Abhängigkeit von $cos(\varphi)$.

Absolute Differenz 3-Level-TNPC-Stromrichter				
fT	$cos(\boldsymbol{\varphi}) = 1$	$cos(\varphi) = 0.9$	$cos(\boldsymbol{\varphi}) = -1$	$cos(\varphi) = -0.9$
4000 Hz	70,7 A	74,1 A	25,5 A	26,9 A
8000 Hz	100,4 A	101,1 A	39,6 A	42,5 A
16000 Hz	105,4 A	106,1 A	51,0A	65,8 A
Relative Differenz 3-Level-TNPC-Stromrichter				
f_{T} $\cos(\varphi) = 1$ $\cos(\varphi) = 0.9$ $\cos(\varphi) = -1$ $\cos(\varphi) = -0.9$				$cos(\varphi) = -0.9$
4000 Hz	8,49%	8,52%	3,1%	3,21%
8000 Hz	14,76%	14,71%	5,59%	5,89%
16000 Hz	21,56%	21,31%	9,65%	12,45%

Kapitel 7 Auslegungsbeispiel für einen dreiphasigen Stromrichter

Tabelle 7.5: Absolute und relative Differenz des maximalen Ausgangsstroms *I*_{RMS,max} eines 3-Level-Stromrichters zwischen der Ansteuerung mit der Referenzschaltung und dem adaptiven Gate-Treiber.

mit erhöhter Schaltfrequenz denkbar. Beide Veränderungen würden zu einer ausgeprägteren Erhöhung des maximalen Ausgangsstroms durch den Einsatz des adaptiven Treibers gegenüber des Referenztreibers führen.

In Tabelle 7.5 sind die absoluten Steigerungen des maximalen Ausgangsstroms sowie die relative Steigerung für unterschiedliche Schaltfrequenzen und Leistungsfaktoren aufgeführt. Der Einsatz des adaptiven Treibers ermöglicht eine Steigerung des maximalen Ausgangsstroms um bis zu 22% gegenüber des Betriebs mit dem Referenztreiber.

Abschließend zeigt Tabelle 7.6 die maximal möglichen Ausgangsströme mit den dazugehörigen Ausgangsleistungen und Wirkungsgraden. Im oberen Teil der Tabelle sind die Ergebnisse bei der Ansteuerung des 3-Level-Stromrichters mithilfe des Referenztreibers und im unteren Teil mit dem adaptiven schnell schaltenden Gate-Treiber bei einer Schaltfrequenz von 8000 Hz aufgelistet. Es ergibt sich eine Erhöhung des Wirkungsgrads um 0,2 Prozentpunkte.

Alternativ ist es, wie auch zuvor bereits für den 2-Level-Stromrichter beschrieben, möglich, die Reduzierung der anfallenden Schaltverluste dazu zu nutzen, den Kühlkörper bei gleichbleibender Ausgangsleistung zu verkleinern. Alternativ kann der Stromrichter mit einem innovativen Modulationsverfahren betrieben werden, welches eine höhere effektive Schaltfrequenz der Transistoren erfordert, ohne dabei die Kühlleistung des Stromrichters erhöhen oder die Ausgangsschaltfrequenz des Stromrichters senken zu müssen [E4, S10].

3-Level-TNPC-Stromrichter mit Referenztreiber				
	$cos(\boldsymbol{\varphi}) = 1$	$cos(\varphi) = 0.9$	$cos(\boldsymbol{\varphi}) = -1$	$cos(\varphi) = -0.9$
I _{RMS}	680,2 A	687,3 A	707,8 A	720,5 A
P _{max}	471,3kW	428,7 kW	-490,4 kW	-449,4 kW
η	98,3%	98,1%	98,4%	98,2%
3-Level-TNPC-Stromrichter mit adaptivem Treiber				
	$cos(\varphi) = 1 cos(\varphi) = 0.9 cos(\varphi) = -1 cos(\varphi) = -0.9$			
I _{RMS}	780,6 A	788,4 A	747,4 A	763,0A
P _{max}	540,8kW	491,8 kW	-517,8 kW	-475,9kW
η	98,5%	98,3%	98,6%	98,4%

Tabelle 7.6: Ausgangsstrom und Wirkleistung mit daraus resultierendem Wirkungsgrad für einen 3-Level-TNPC-Stromrichter bei $f_{\rm T} = 8000$ Hz und $U_{\rm DC} = 700$ V.

8

Zusammenfassung und Ausblick

Im Rahmen der vorliegenden Arbeit wurde ein adaptiver Gate-Treiber entwickelt, der das Schaltverhalten eines Leistungshalbleiters prädiktiv bei jeder Schaltflanke in Abhängigkeit des Kollektorstroms, der Zwischenkreisspannung und der Halbleitertemperatur aktiv und individuell beeinflussen kann. Innerhalb eines Stromrichters ist durch diese Eigenschaft des Treibers eine Optimierung des Schaltverhaltens der Leistungshalbleiter während des Betriebs möglich.

Ein konventioneller resistiver Gate-Treiber besteht aus mindestens einem ohmschen Gate-Vorwiderstand, über welchen die Spannungsquelle des Gate-Treibers mithilfe eines Kleinsignal-Transistors mit dem Gate des Leistungshalbleiters verbunden werden kann. Das Schaltverhalten wird maßgeblich durch den während des Betriebs unveränderlichen ohmschen Gate-Vorwiderstand definiert.

Der im Rahmen der vorliegenden Arbeit entwickelte und an einem 1200 V/900 A-IGBT umfassend getestete adaptive Gate-Treiber setzt sich aus vier Standard-MOSFETs, einer diskreten Induktivität und einem kostengünstigen FPGA zur Ansteuerung der Treiber-MOSFETs zusammen. Indem die Treiber-MOSFETs mit unterschiedlichen Einschaltzeiten angesteuert werden, wird die Stromkurvenform in der Induktivität und damit die Gatestromform beeinflusst. Dadurch kann das Schaltverhalten des angesteuerten Leistungshalbleiters individuell eingestellt werden. Die zur Erzeugung eines bestimmten Gatestroms erforderlichen Einschaltzeiten werden in einer Look-Up Tabelle hinterlegt. Das FPGA steuert anhand dieser Werte die Treiber-MOSFETs an, dabei kann der Leistungshalbleiter während eines jeden Schaltvorgangs mit einem individuell an die Zwischenkreisspannung, den Kollektorstrom und die Halbleitertemperatur angepassten Gatestrom-Profil angesteuert werden.

Das Ansteuerverhalten des adaptiven Gate-Treibers wurde anhand von Doppelpulsmessungen bei unterschiedlichen Temperaturen und Betriebspunkten analysiert. Im Ergebnis lässt sich dabei festhalten, dass der Einsatz des adaptiven Gate-Treibers bei Verwendung eines 1200 V/900 A PrimePack Halbbrückenmoduls der Firma Infineon in einem Stromrichter im Vergleich zur Verwendung eines resistiven Treibers die folgenden Vorteile bietet:

- Der Spannungsgradient am Stromrichterausgang kann beliebig zwischen $du/dt = 1.7 \text{ kV}/\mu\text{s}$ und $du/dt = 3.7 \text{ kV}/\mu\text{s}$ eingestellt werden.
- Der Stromgradient am Stromrichterausgang kann beliebig zwischen di/dt = 1,8 kA/µs und di/dt = 9,8 kA/µs eingestellt werden.
- Die auftretende Überspannung kann auf 27% der aktuellen Zwischenkreisspannung begrenzt werden. Dadurch ist eine höhere Zwischenkreisspannung des Stromrichters möglich.
- Es kann bis zu 28 % der Ansteuerleistung eingespart werden.
- Eine Beispielrechnung hat ergeben, dass der Einsatz des adaptiven Treibers eine Steigerung des maximalen Ausgangsstroms um knapp 30% ermöglicht. Der Wirkungsgrad des Stromrichters konnte in diesem Beispiel um 0,3 Prozentpunkte gesteigert werden (von 98,3% auf 98,6%).
- Die Anordnung der Treiber-MOSFETs erhöht die Störsicherheit, insbesondere gegenüber kapazitiven Verschiebeströmen innerhalb des Stromrichters.
- Kurzschlussströme können sicher abgeschaltet werden, ohne den Gate-Treiber um weitere Schaltungskomponenten erweitern oder den IGBT zusätzlich beschalten zu müssen.

Für den Betrieb des adaptiven Gate-Treibers ist die Erstellung einer halbleiterspezifischen Look-Up-Tabelle erforderlich, welche die betriebspunktabhängigen Einschaltzeiten der Treiber-MOSFETs definiert. Zwar ist die Erstellung zeitaufwendig, jedoch kann eine einmal erstellte Look-Up-Tabelle für alle IGBTs desselben Typs eingesetzt werden. Wird ein solcher Gate-Treiber in einem Stromrichter eingebaut, ergeben sich bei der Auslegung dieses Stromrichters mehr Freiheitsgrade als beim Einsatz eines resistiven Treibers. Der bedeutendste Vorteil des hier vorgestellten Gate-Treibers gegenüber einem konventionellen Gate-Treiber liegt darin, dass das Schaltverhalten des Leistungshalbleiters individuell für jeden Betriebspunkt angepasst und dadurch optimiert werden kann.

Die denkbaren Einsatzmöglichkeiten des hier entwickelten Gate-Treibers sind vielfältig. Wenn ein Condition-Monitoring-Algorithmus einen geschädigten Leistungshalbleiter frühzeitig detektiert, könnte der adaptive Treiber dafür verwendet werden, die Belastung dieses Leistungshalbleiters, während der Schaltflanken zu verringern. Wird dadurch der IGBT entlastet, führt dies jedoch zur stärkeren Belastung der Diode und insgesamt zur Erhöhung der Schaltverluste. So könnte der endgültige Ausfall des Leistungshalbleiters verzögert werden, wodurch eine rechtzeitige Reparatur oder ein Austausch möglich wäre.

Eine weitere denkbare Einsatzmöglichkeit für den entwickelten Treiber ergibt sich im Zusammenhang mit dem thermal-cycling innerhalb eines Leistungshalbleiters. Ein wechselnder Laststrom führt in der Regel zu einer Änderung der anfallenden Schaltenergien innerhalb der Leistungshalbleiter. Folglich treten thermische Schwankungen innerhalb der Halbleiter auf. Mithilfe des adaptiven Treibers können die Schaltenergien der Leistungshalbleiter derart angepasst werden, dass die Amplitude der thermischen Schwankungen kleiner ausfällt. Dadurch ist eine Erhöhung der Lebensdauer der Leistungshalbleiter, zu Lasten von höheren Verlusten denkbar.

Ausgehend von den Ergebnissen der vorliegenden Arbeit sind weitere Versuchsaufbauten und Untersuchungen möglich. Denkbar ist beispielsweise der Aufbau eines dreiphasigen Stromrichters, dessen Leistungshalbleiter durch den adaptiven Gate-Treiber angesteuert werden. Damit könnte eine messtechnische Validierung der vorliegenden Simulationsergebnisse durchgeführt werden. Das vorgestellte Verfahren könnte außerdem für einen 1200 V SiC-MOSFET aufgebaut und getestet werden. Es liegt zudem nahe, dass sich die Vorteile, welche sich durch die Nutzung des adaptiven Treibers ergeben, auch auf den Einsatz von Si-IGBTs mit Spannungen von 3,3kV/6,5kV übertragen lassen. Das Potential erscheint hier besonders groß, da diese Halbleiter relativ hohe Schaltverluste aufweisen.

A Anhang

Parameter	Formelzeichen	Typischer Wert	Einheit	
IGBT FF900R12IE4				
Gate-Ladung	$Q_{ m G,IGBT}$	6.4	μC	
Gate-Kapazität	$C_{ m GE}$	213	nF	
Durchlasswiderstand	R _G	1.2	mΩ	
Dauergleichstrom	I _{C,nom}	900	А	
Pulsstrom	I _{CRM}	1800	А	
Maximale Sperrspannung	U _{CES}	1200	V	
Streuinduktivität	$L_{\sigma, Mod}$	18	nH	
	Freiber IC IXD63)		
Stromaufnahme	I _{CC}	4	mA	
Durchlasswiderstand	R _{DS,on}	165	mΩ	
Treiberspannung	UT	30	V	
М	OSFET IRF7854P	ЪF		
Gate-Ladung	$Q_{ m G,MOSFET}$	27	nC	
Anstiegszeit	t _r	8.5	ns	
Fallzeit	$t_{ m f}$	8.6	ns	
Durchlasswiderstand	R _{DS,on}	11	mΩ	
Flussspannung Diode	$U_{\rm R}$	1.3	V	
Dauergleichstrom	I _{F,nom}	10	A	
ACPL W349				
Stromaufnahme	I _{CC,ACPL}	2.6	mA	
Spannungsversorgung	U _{CC,ACPL}	15	V	
	Induktivität			
Induktivität	L _G	1.4	μH	
Gleichstromwiderstand	R _{L,DC}	1.1	mΩ	

Tabelle A.1: Relevante elektrische Parameter für die Berechnungen der Verluste des adaptiven Treibers und des Referenztreibers.



Abbildung A.1: Schaltplan Referenz Gate-Treiber 1 von 3.



Abbildung A.2: Schaltplan Referenz Gate-Treiber 2 von 3.



Abbildung A.3: Schaltplan Referenz Gate-Treiber 3 von 3.



Abbildung A.4: Layout Referenz Gate-Treiber 1 von 1.



Abbildung A.5: Schaltplan Adaptiver Gate-Treiber 1 von 5.



Abbildung A.6: Schaltplan Adaptiver Gate-Treiber 2 von 5.



Abbildung A.7: Schaltplan Adaptiver Gate-Treiber 3 von 5.



Abbildung A.8: Schaltplan Adaptiver Gate-Treiber 4 von 5.



Abbildung A.9: Schaltplan Adaptiver Gate-Treiber 5 von 5.



Abbildung A.10: Layout Adaptiver Gate-Treiber 1 von 1.

Symbolverzeichnis

Abkürzungen

1 0	Amon
AS	Arsen
ASIC	application-specific integrated circuit
В	Bor
BJT	Bipolartransistor
closed-	geschlossener Regelkreis
loop	
DC/DC-	Gleichstromwandler
Wandler	
DSP	Digitaler Signal Prozessor
DVRC	Dynamic Voltage Rise Control
EMV	Elektromagnetischen Verträglichkeit
ESB	Ersatzschaltbild
FPGA	Field Programmable Gate Array
GaN	Galliumnitrid
IC	integrierter Schaltkreis
ID	Identifikationsnummer
IGBT	Insulated Gate Bipolar Transistor
In	Indium
J	Raumladungszone bzw. Verarmungszone (depletion region)
MIS	Metal Insulator Semiconductor
MOSFET	Metal Oxide Semiconductor Field Effect Transistor
NPT	Non-Punch-Through

open-loop	offener Regelkreis
Р	Phosphor
PT	Punch-Through
PWM	Puls-Weiten-Modulation
RB-IGBT	Reverse-Blocking-IGBT
Si	Silizium
SiC	Siliciumcarbid
SOA	Safe Operating Area
SPT	Soft-Punch-Through
TNPC	T-Type Neutral Point Clampped
VSC	Voltage Source Converter
ZCS	Zero Current Switching
ZVS	Zero Voltage Switching

Formelzeichen

$C_{\rm CBdr}$	Kapazität des pn-Übergangs zwischen Basis und Kollektor
$C_{\rm CE}$	Kollektor-Emitter Kapazität
$C_{\rm DC}$	Zwischenkreiskapazität
$C_{\rm DSdr}$	Kapazität des pn-Übergangs zwischen Drain und Emitter
$C_{\rm Ddr}$	Kapazität des pn-Übergangs zwischen Gate und Drain
$C_{ m Diff}$	Kondensator des DVRC
$C_{\rm Dox}$	Kapazität zwischen Drain-Schicht und Oxidschicht
$C_{\rm GC.extern}$	Zusätzliche Gate-Kollektor-Kapazität
$C_{\rm GC,gesamt}$	Wirksame Gesamt Gate-Kollektor-Kapazität
$C_{\rm GC}$	Rückwirkungskapazität auch Millerkapazität eines IGBT
$C_{\rm GD}$	Rückwirkungskapazität MOSFET
$C_{\text{GE.extern}}$	Zusätzliche Gate-Emitter-Kapazität
$C_{\text{GE.gesamt}}$	Wirksame Gesamt Gate-Emitter-Kapazität
$C_{\rm GE}$	Eingangskapazität
$C_{\rm GS}$	Gate-Source-Kapazität
$C_{\rm M}$	Kapazität zwischen Gate und Emitter Material
$C_{\rm ox}$	Kapazität des MOS-Kanals unter dem Gate
$C_{\rm Sdr}$	Kapazität des pn-Übergangs zwischen Gate und Emitter
$C_{\rm Sox}$	Kapazität zwischen Halbleitermaterial (Source) und
	Oxidschicht
$C_{\rm oss.MOSFET}$	Ausgangskapazität Treiber MOSFET
C_{σ}	Streukapazität
C	Kapazität
D_1	High side Diode eines IGBT-Moduls
$D_{\rm n}$	Schutzdiode des Gates vor zu hohen negativen Spannungen
D_{p}	Schutzdiode des Gates vor zu hohen positiven Spannungen
D^{r}	Diode
Е	Elektrisches Feld
$E_{\rm OFF}$	Ausschaltenergie
$E_{\rm ON}$	Einschaltenergie
9	Elementarladung
$\overline{E}_{ m rec}$	Ausschaltenergie der Diode
E'	Hilfs-Emitter bzw. Kelvin Emitter

E	Emitter
C'	Fulop Konstante
G	Gate
I_0	Strom Startwert
i _B	Basisstrom eines Bipolartransistors
I _{CC,ACPL}	Stromaufnahme ACPL Treiberbaustein
I _{CC}	Stromaufnahme Treiber IC
I _{CES}	Kollektor Reststrom
<i>I</i> _{CRM}	Maximaler Kollektor Pulsstrom
I _{C.fast}	Kollektor Strom eines schnellen Schaltvorgangs
I _{C,nom}	Kollektor Dauergleichstrom
$i_{\rm C,pnp}$	Kollektorstrom des pnp Bipolartransistors
$i_{\rm C,sat}$	Kollektorstrom im Sättigungsbereich
I _{C,slow}	Kollektor Strom eines langsamen Schaltvorgangs
IC	Kollektorstrom
I _{F,nom}	Dioden Dauergleichstrom
i _D	MOSFET Drainstrom
I _{F,fast}	Diodenstrom eines schnellen Schaltvorgangs
I _{F,slow}	Diodenstrom eines langsamen Schaltvorgangs
I _F	Flussstrom der Diode
I _{G,Mess}	Gemessener Gatestrom
i _G	Gatestrom
I _{IC,umladen}	Strom, zur Umladung der Endstufe des Treiberbausteins
$i_{ m L}$	Strom durch die Speicher-Induktivität des Gate-Treibers
I _{L,RMS}	Effektivwert des Stroms der Gateinduktivität
ILast	Laststrom
I _{MOS}	Stromfluss in das Gate des idealen MOSFET
I _{Quelle}	Stromfluss aus der Spannungsquelle
I _{RMS,max}	Maximalwert des Effektivwerts des Stroms
I _{RMS}	Effektivwert des Stroms
I _{SC}	Kurzschlussstrom (short circuit)
Î	Stromspitzenwert
Imessen	Strom bei dem gemessen werden soll
I _{rrm}	Rückstromspitze
Irr	Rückstrom einer Diode
-----------------------------	---
Ι	Strom
J _D	Sperrschicht am Drain pn-Übergang
J_E	Sperrschicht des Emitters (pn-Übergang)
J _K	Sperrschicht des Kollektors (pn-Übergang)
J _S	Sperrschicht am Source pn-Übergang
b	Weite bzw. Breite des Kanales unterhalb des Gates
l	Länge des Kanals unterhalb des Gates
L _G	Speicher-Induktivität des Gate-Treibers
L _{Last}	Lastinduktivität
$L_{\sigma, \text{Kap}}$	Streuinduktivität der Zwischenkreis Kondensatoren
$L_{\sigma, KuS}$	Streuinduktivität der Zwischenkreis Verschienung
$L_{\sigma, Mod}$	Streuinduktivität des Moduls
L_{σ}	Streuinduktivität
L	Induktivität
N _A	Akzeptordichte
ND	Donatordichte
P _{V,Diode,cond.}	Durchlassverluste einer Diode
P _{V,Diode,swit} .	Schaltverluste einer Diode
P _{V,Gate}	Umladeverluste Treiber MOSFETs des adaptiven Treibers
$P_{\rm V,IC}$	Verluste eines ICs
P _{V,IGBT,cond.}	Durchlassverluste eines IGBT
P _{V,IGBT,swit} .	Schaltverluste eines IGBT
$P_{\rm V,IGBT}$	Verlustleistung eines IGBT
P _{V,Leitverluste}	Leitverluste des adaptiven Treibers
$P_{\rm V,Quelle}$	Verluste der Spannungsquelle
P _{V,Treiber}	Verluste des resitiven Referenztreibers
$P_{\rm V,ACPL}$	Verluste durch Ansteuerbausten ACPL
$P_{\rm V,adaptiv}$	Gesamtverluste des adaptiven Treibers
P _{V,aktiv}	Leitverluste während der aktiven Phase des adaptiven Treibers
$P_{\rm V,Diode}$	Verlustleistung einer Diode
$P_{\rm V, freilauf}$	Leitverluste während des Freilaufs des adaptiven Treibers
P _{V,intern}	inertne Schalt- und Leitverluste des Gate-Treiber ICs
$P_{\rm V,R_{\rm DS,on}}$	Leitverluste eines MOSFET

P _{V,rueckspeisen}	Leitverluste während der Rückspeisephase des adaptiven
· •	Treibers
$P_{V,CVS}$	Schaltverluste, Spannung und Strom ungleich null
$P_{\rm V,SW}$	Schaltverluste
P _{V,umladen}	Leistung um eine Kapazität umzuladen
P _{V,vorladen}	Leitverluste während der Vorladephase des adaptiven Treibers
$P_{\rm V,ZCS}$	Schaltverluste bei Zero Current Switching
$P_{\rm V}$	Verlustleistung
P _{max}	Maximale Wirkleistung
$Q_{ m G,IGBT}$	Gate-Ladung eines IGBT
$Q_{\rm G,MOSFET}$	Gate-Ladung eines MOSFET
$Q_{ m rr}$	Speicherladung der Diode
R _B	Bahnwiderstand im Silizium
R _G	Gate-Vorwiderstand
$R_{\rm L,DC}$	Gleichstromwiderstand einer Induktivität
$R_{\rm w}$	Basis-Emitter-Widerstand
R _d	Widerstand zur passiven Entladung der Gate-Kapazität
R _{DS,on}	Durchlasswidersatand eines MOSFET
$R_{\rm G,off}$	Beim Ausschalten wirksamer Gate-Widerstand
ρ	Raumladungsdichte
<i>R</i> _{G,on}	Beim Einschalten wirksamer Gate-Widerstand
$R_{\rm soft \ off}$	Widerstand für sehr langsame Ausschaltvorgänge
R _{th,CH,IGBT}	Thermischer Übergangswiderstand der Diode von Bodenplatte
	zum Kühlkörper
R _{th,CH,Diode}	Thermischer Übergangswiderstand des IGBT von Bodenplatte
	zum Kühlkörper
R _{th,HA,Cooler}	Thermischer Übergangswiderstand des Kühlkörpers an die
	Umgebung
R _{th,HCP}	Thermischer Übergangswiderstand der Wärmeleitpaste
R _{th,JC,Diode}	Thermischer Übergangswiderstand der Diode von Sperrschicht
	zu Bodenplatte
R _{th,JC,IGBT}	Thermischer Übergangswiderstand des IGBT von Sperrschicht
	zu Bodenplatte

R	ohmscher Widerstand
TR_1	High side Transistor eines IGBT-Moduls
TR_2	Low side Transistor eines IGBT-Moduls
$\vartheta_{\mathrm{Cooler}}$	Kühlkörpertemperatur
$\vartheta_{\mathrm{J,Diode}}$	Chiptemperatur einer Diode
$\vartheta_{\rm J,IGBT}$	Chiptemperatur eines IGBT
$\vartheta_{\rm J,max}$	maximale Sperrschichttemperatur
$\vartheta_{\rm J}$	Sperrschichttemperatur eines Halbleiters
$\vartheta_{\mathrm{ambient}}$	Umgebungstemperatur
TOFF	Zusatztransistor im Gate-Treiber
Т	Transistor
U_0	Spannung zum Zeitpunkt Null
$U_{\rm BE}$	Basis-Emitter Spannungsabfall
$U_{\rm BR}$	Durchbruchspannung eines pn-Übergangs
U _{CC,MOSFET}	Versorgungsspannung des adaptiven Treibers
$U_{\rm CC,ACPL}$	Versorgungsspannung ACPL Treiberbaustein
$U_{\rm CES}$	Durchbruchspannung eines IGBT
U _{CE,fast}	Kollektor Emitter Spannung eines schnellen Schaltvorgangs
U _{CE,max}	Maximale Kollektor-Emitter Spannung
U _{CE,sat}	Sätigungsspannung eines IGBT
U _{CE,slow}	Kollektor Emitter Spannung eines langsamen Schaltvorgangs
$U_{\rm CE}$	Kollektor-Emitter Spannung eines IGBT
$U_{C_{\text{GE},0}}$	Startspannung bzw. Ladezustand der Gate-Emitter-Kapazität
U _{DC}	Zwischenkreisspannung
$U_{\rm DS}$	Drain-Source Spannung eines MOSFET
$U_{\rm FRM}$	Einschaltspannungsspitze der Diode
U _{GE,fast}	Gate-Emitter-Spannung eines schnellen Schaltvorgangs
$U_{\rm GE, slow}$	Gate-Emitter-Spannung eines langsamen Schaltvorgangs
U _{GE,st.}	Stationäre Gate-Emitter-Spannung
$U_{\rm GE,th}$	Threshold-Spannung IGBT
$U_{\rm GE}$	Gate Steuerspannung eines IGBT
U _{GS,th}	Threshold-Spannung MOSFET
U _{GS}	Gate-Source Spannung eines MOSFET
$U_{\rm L}$	Spannungsabfall an der Treiber Induktivität

$U_{\rm R,fast}$	Diodenspannung eines schnellen Schaltvorgangs
$U_{\rm R,slow}$	Diodenspannung eines langsamen Schaltvorgangs
U_{R}	Diodenspannung
U_{T}	Versorgungsspannung des Treibers
U_{clamp}	Spannung ab der Zener-Dioden Kette leitfähig wird
Uladen	Spannung die vorgeladen wird
Umessen	Spannung der Messung
$U_{\rm mlp}$	Miller-Plateau Spannung
$U_{\rm soll}$	Spannungs-Sollwert
$U_{ m th}$	Threshold-Spannung MOSFET
U	Spannung
W _{C,laden}	Energie des geladenen Zwischenkreiskondensators
W _{C,messen}	Energie des Kondensators zum Zeitpunkt der Messung
W _C	Energie eines Kondensators
W _{L,messen}	Energie, welche in der Drossel gespeichert wird
WL	Energie einer Induktivität
$lpha_{ m pnp}$	Verstärkungsfaktor des Bipolartransistors in Basisschaltung
β	Stromversträrkung in Emitterschaltung
$cos(\boldsymbol{\varphi})$	Leistungsfaktor
$d_{\bar{a}}$	relative Abweichung einer einzelnen Messung vom Mittelwert
$\Delta U_{\rm CE}$	Überspannung beim ausschalten
$d_{\bar{e}}$	absolute Abweichung einer einzelnen Messung vom Mittelwert
di/dt	Spannungsänderung
du/dt	Stromänderung
E	Elektrisches Feld
ϵ_0	Dielektrizitätskonstante
\mathcal{E}_r	relative Dielektrizitätskonstante
η	Wirkungsgrad
f_{T}	Taktfrequenz
f	Frequenz
γ	Emitterwirkungsgrad
$g_{ m m}$	Stromsteilheit eines IGBT
<i>i</i> _C	Kollektorstrom
$i_{\rm Diff}$	Strom durch den DVRC Kondensator

;	Flaktronanstrom
Jn ·	
Jp	Locherstrom
j	Summe aus Löcherstrom und Elektronenstrom
k	Materialkonstante
$\mu_{ m n}$	Beweglichkeit der Ladungsträger
n^+	positiv dotiertes Donator Halbleitermaterial
n^{-}	negativ dotiertes Donator Halbleitermaterial
ω_0	Ideale Kreisfrequenz
ω	Kreisfrequenz allegemein
p^+	positiv dotiertes Akzeptor Halbleitermaterial
au	Zeitkonstante Tau
t _{delay}	Verzögerungszeit
t _{ein}	Einschaltzeit
t _f	Strom Abfallzeit
t _r	Strom Anstiegszeit
t	Zeit
w	Länge des Schichtaufbaus
WRLZ	Vertikale Ausdehnung der Raumladungszone
w _n	Vertikale Ausdehnung der Raumladungszone in das n-Gebiet
wp	Vertikale Ausdehnung der Raumladungszone in das p-Gebiet
x_n	n-ter Messwert einer Messreihe
\bar{x}	arithmetischer Mittelweret
x	Messreihe

Abbildungsverzeichnis

Ubersicht über die Struktur und inhaltliche Aufteilung der vorliegenden Arbeit in chronologischer Reihenfolge.	6
Si-Gitterstruktur nach [4]: Auf der linken Seite Dotierung mit	
einem dreiwertigen Akzeptor-Atom (Bor) und auf der rechten	
Seite mit einem fünfwertigen Donator-Atom (Phosphor)	8
a) pn-Übergang ohne von außen angelegte Spannung (stromloser	
pn-Ubergang), b) pn-Ubergang mit externer angeschlossener	
Spannungsquelle in Sperrichtung, c) pn-Ubergang mit externer	
angeschlossener Spannungsquelle in Durchlassrichtung gepolt	10
nach [2, 4].	10
a) pn-Ubergang mit Raumladungszone und angrenzenden	
ladungsneutralen p- und n-Gebieten, b) dazugehöriger	
Dotierungsgrad mit Akzeptoren N_A und Donatoren N_D , c) Verlauf	
der Raumladungsdichte ρ und d) Verlauf des elektrischen Feldes	
in Anlehnung an [2, 5] bei einem spannungslosen pn-Übergang	11
a) Prinzipieller Aufbau eines MOSFET ohne angelegte äußere	
Spannung und b) Ladungsträgertransport über den ausgebildeten	
Kanal bei $U_{\rm DS} > U_{\rm th}$ in Anlehnung an [5]	14
a) Schematischer Aufbau eines PT IGBT, b)	
Ladungsträgertransportwege innerhalb eines PT-IGBT	16
Schematischer Aufbau eines PT-IGBT mit dazugehöriger	
Verteilung der Feldstärke innerhalb des Schichtaufbaus	18
Schematischer Aufbau eines NPT-IGBT mit dazugehöriger	
Feldstärkeverteilung auf der rechten Seite.	18
Schematischer Aufbau eines SPT-IGBT (Feld-Stopp-Technologie)	
mit dazugehöriger Feldstärkeverteilung [9]	19
	Ubersicht über die Struktur und inhaltliche Aufteilung der vorliegenden Arbeit in chronologischer Reihenfolge

2.9	a) Schematischer Aufbau eines SPT-IGBT mit	
	Trench-Gate-Struktur b) Ladungsträgertransportweg innerhalb	
	eines SPT-IGBT.	20
2.10	Ausschnitt eines IGBT-Schichtenmodells in vertikaler Richtung	
	mit relevanten parasitären Elementen gemäß [13]	21
2.11	ESB eines IGBT bestehend aus einem n-Kanal-MOSFET sowie	
	einem pnp-BJT und den parasitären Kapazitäten und Widerständen.	22
2.12	Vereinfachtes Ersatzschaltbild eines IGBT links und Schaltsymbol	
	rechts. Im rechten Teil sind zudem die zur Beschreibung des	
	Schaltverhaltens wirksamen Kapazitäten eingezeichnet.	24
2.13	Ausgangskennlinienfeld eines IGBT beschaltet mit und ohne	
	antiparalleler Inversdiode. Die Grenze zwischen Sättigungsbereich	
	und aktivem Bereich ist rot gestrichelt.	26
2.14	Beispielaufbau einer Halbbrücke mit Lastinduktivität und	
	parasitären Induktivitäten auf der linken Seite. Übersicht über	
	einen vereinfachten Schaltvorgang des IGBT mit induktiver Last	
	auf der rechten Seite.	30
2.15	Gemessener Verlauf der Kollektor-Emitter-Spannung (blau) und	
	des Kollektorstroms (orange) sowie der Gate-Emitter-Spannung	
	(grün) für den Einschaltvorgang (IGBT FF1800R17IP5 an	
	induktiver Last). Bei einem Betriebspunkt mit einer	
	Halbleitertemperatur von 125 °C, einer Zwischenkreisspannung	
	von 900 V und 1800 A Laststrom.	32
2.16	Gemessener Verlauf der Gate-Emitter-Spannung (grün) sowie dem	
	dazugehörigen Kollektorstrom (orange) und der	
	Kollektor-Emitter-Spannung (blau) für den Ausschaltvorgang	
	eines IGBT mit induktiver Last. Bei einem Betriebspunkt mit einer	
	Halbleitertemperatur von 125 °C, einer Zwischenkreisspannung	
	von 900 V und 2000 A Laststrom.	35
2.1	The second se	
3.1	Ubersicht über verbreitete Treiber-Konzepte annand infer	
	Cote Treiber Turen	40
2 2	a) Uninglars registive Ansteuerung sings ICPT mittels	40
3.2	a) Unipolate resistive Ansteuerung eines IGBT mittels	
	Spannungsversorgung	12
33	Ouasi hipolarer resistiver Treiber mit unipolarer Spannungsgualle	42
5.5	[20]	44

3.4	Push/Pull Treiber mit unipolarer Spannungsversorgung und Diode, um den Widerstand R_2 während des Ausschaltvorgangs	
	auszukoppeln.	45
3.5	Push/Pull Treiber mit bipolarer Spannungsversorgung und Diode zur Ein- oder Auskopplung des zusätzlichen ohmschen Widerstands.	46
3.6	Passive Beschaltung eines IGBT, um dessen Schaltverhalten zu	
	beeinflussen. Beschaltung mit zusätzlicher externer Gate-Kapazität	
	und einer externen Vergrößerung der Miller-Kapazität.	47
3.7	Ansteuerung über mehrere Gate-Vorwiderstände unterschiedlicher	
	Größe für unterschiedliche Schaltgeschwindigkeiten. Ansteuerung	
	mit mehreren Widerständen während des Schaltvorgangs in [25]	
	vorgestellt.	49
3.8	Gate-Treiber mit linearer Leistungsendstufe. FPGA und	
	Digital-Analog-Wandler zur Vorgabe einer Stromkurvenform für	
	den Gatestrom wie in [S2] aufgebaut und untersucht.	50
3.9	Geregelte Ansteuerung eines IGBT mit Einstellmöglichkeit der	
	Spannungsänderungsgeschwindigkeit wie in [S3] untersucht	52
3.10	Ansteuerung eines IGBT mit geschlossenem di/dt und du/dt	
	Regelkreis, zur Regelung der Strom- sowie	
	Spannungsänderungsgeschwindigkeiten während des	
	Schaltvorgangs, wie in [S4] untersucht.	53
3.11	a) Schaltplan einer Halbbrücke mit Zwischenkreis und Last auf	
	der linken Seite und Kurvenverläufe einer Halbbrücke im Falle	
	eines Typ I Kurschlusses an IGBT T ₂ rechts sowie jeweils für	
	einen Typ II Kurzschlusses in b)	56
3.12	Erweiterung eines Push/Pull Treibers mit zusätzlichem	
	Abschaltpfad über einen speziellen, in der Regel großen	
	Abschaltwiderstand, um den Leistungshalbleiter langsam als	
	üblich ausschalten zu können.	57
3.13	Erweiterung einer Push/Pull Treiber-Schaltung mit zusätzlicher	
	aktiver Rückführung der aktuellen Kollektor-Emitter-Spannung	-
	des Leistungshalbleiters (active clamping).	58
3.14	Erweiterung einer Push/Pull Treiber-Schaltung mit Rückführung	
	der aktuellen Kollektor-Emitter-Spannung des Leistungshalbleiters	
	(active clamping). Zusatzlich eine Begrenzung des	
	Spannungsgradienten du/dt durch eine DVRC Schaltung.	
	Abschaltwiderstand für den Fehlerfall und Überspannungsschutz	50
	sowie Enuadewiderstand am Gate	39

4.1	Prinzipschaltplan des adaptiven Gate-Treibers, bestehend aus einer MOSFET H-Brücke und einer Induktivität, zur variablen Ansteuerung von Leistungshalbleitern (hier ein IGBT als	
4.2	Leistungshalbleiter).	62
4.2	den Verläufen des Drosselstroms, dem Gatestrom sowie der	
	Gate-Emitter-Spannung und den Schaltzuständen der	
	Treibertransistoren	64
4.3	Exemplarisches Schaltmuster mit daraus resultierenden Strom-	
	und Spannungsverläufen innerhalb des Gate-Treibers und	
	Strompfad für den stationären Ausschaltzustand (Phase I) des	
	adaptiven Gate-Treibers.	65
4.4	Schaltmusterbeispiel mit daraus resultierenden Strom- und	
	Spannungsverlaufen innerhalb des Gate-Treibers und Strompfad	
	wahrend der Vorladephase des Einschaltvorgangs des adaptiven	
15	Gate-Treibers (Phase II).	60
4.5	Exemplariscnes Schaltmuster mit daraus resultierenden Strom-	
	Strompfod während der Umledenhage (Dhage III) des edentiven	
	Gate Traibers	67
16	Schaltmusterbeisniel mit daraus resultierenden Strom und	07
4.0	Spannungsverläufen innerhalb des Gate-Treibers und aktiver	
	Strompfad während des Freilaufs innerhalb von Phase IV des	
	adaptiven Gate-Treibers. Die Freilaufnhasen sind gelb hinterlegt	
	und die aktiven Phasen lila. Der Strompfad während der aktiven	
	Schaltzustände entspricht Abbildung 4.5	69
47	Abgewandeltes Schaltmuster mit daraus resultierenden Strom- und	07
	Spannungsverläufen innerhalb des Gate-Treibers und aktiver	
	Strompfad, wenn die Gate-Emitter-Spannung innerhalb von Phase	
	IV die Versorgungsspannung $U_{\rm T}$ des Gate-Treibers erreicht.	70
4.8	Exemplarisches Schaltmuster mit daraus resultierenden Strom-	
	und Spannungsverläufen innerhalb des Gate-Treibers und aktiver	
	Strompfad während der Freilaufphase (Phase V) mit leitender	
	Bodydiode von T_3 des adaptiven Gate-Treibers	71
4.9	Exemplarisches Schaltmuster mit daraus resultierenden Strom-	
	und Spannungsverläufen innerhalb des Gate-Treibers und	
	Strompfad für den stationären Einschaltzustand (Phase VI) des	
	adaptiven Gate-Treibers	72

4.10	Exemplarisches Schaltmuster mit daraus resultierenden Strom- und Spannungsvarläufen innerhalb des Cate Traibers und	
	Strempfed während der Verladenhage des Ausscheltvorgenge des	
	Stromptad wantend der vorhadephase des Ausschaftvorgangs des	72
4 1 1	adaptiven Gate-Ireibers (Phase vII)	13
4.11	Exemplarisches Schaltmuster mit daraus resultierenden Strom-	
	und Spannungsverlaufen innerhalb des Gate-Treibers wahrend des	
	Ausschaltvorgangs und aktiver Strompfad während der	
	Umladephase (Phase VIII) des adaptiven Gate-Treibers	74
4.12	Exemplarisches Schaltmuster mit daraus resultierenden Strom-	
	und Spannungsverläufen innerhalb des Gate-Treibers und aktiver	
	Strompfad während des Freilaufs innerhalb von Phase IX des	
	adaptiven Gate-Treibers. Die Freilaufphasen sind gelb hinterlegt	
	und die aktiven Phasen lila. Der Strompfad während der aktiven	
	Schaltzustände entspricht Abbildung 4.11	75
4.13	Abgewandeltes Schaltmuster mit daraus resultierenden Strom- und	
	Spannungsverläufen innerhalb des Gate-Treibers und aktiver	
	Strompfad, wenn die Gate-Emitter-Spannung innerhalb von Phase	
	IX die negative Versorgungsspannung $U_{\rm T}$ des Gate-Treibers erreicht.	76
4.14	Exemplarisches Schaltmuster mit daraus resultierenden Strom-	
	und Spannungsverläufen innerhalb des Gate-Treibers und aktiver	
	Strompfad während der Freilaufphase (Phase X) mit leitender	
	Bodydiode von T_4 und T_1 des adaptiven Gate-Treibers	77
4.15	Exemplarisches Schaltmuster mit daraus resultierenden Strom-	
	und Spannungsverläufen innerhalb des Gate-Treibers und	
	Strompfad für den stationären Ausschaltzustand (Phase XI) des	
	adaptiven Gate-Treibers.	78
4.16	Vereinfachter Schaltplan des neuen Gate-Treibers bestehend aus	
	MOSFET H-Brücke mit Induktivität Spannungsversorgung sowie	
	Ansteuerung über ein FPGA und Potentialtrennung der	
	Steuersignale	79
4 17	Neu entwickelter und aufgebauter intelligenter adaptiver	, ,
1.17	Gate-Treiber auf einem IGBT-Modul FF900R12IF4 montiert	80
4 18	Ersatzschalthild für den Umladevorgang links, rechts das für den	00
4.10	Freilaufzustand Spannungsabfälle an Leitungen werden	
	vernachlässigt	87
/ 10	Finschaltvorgang des adaptiven Treibers: Verlauf des Stroms	02
4.19	durch die Induktivität links (rot) und auf der rechten Seite die	
	Cata Emitter Spannung (blau) und die Spannung über Induktivität	
	Gate-Enniter-Spannung (Diau) und die Spannung über Induktivität	85
	(Orange)	00

4.20	Ausschaltvorgang des adaptiven Treiber: Verlauf des Stroms durch die Induktivität links (rot) und auf der rechten Seite die Gate-Emitter-Spannung (blau) und die Spannung über Induktivität
4.01	(orange)
4.21	Adaptiver Treiber im Fehlermodus [E2]: a) Stromptade für den
	Ansteuersignale für die vier MOSEETs des Treibers wöhrend der
	speziellen Abschaltsequenz
4 22	Ausschaltvorgang im Fehlermodus: Das gemessene
1.22	Ansteuersignal von T_2 ist in violett im oberen Diagramm
	aufgetragen. Im unteren Diagramm sind der Kollektorstrom
	(orange), die Kollektor-Emitter-Spannung (blau) und die
	Gate-Emitter-Spannung (grün) eines exemplarischen
	Betriebspunktes aufgetragen
4.23	Ersatzschaltbild für die Verlustberechnungen des adaptiven
	Treibers. MOSFETs sind durch Widerstände ersetzt worden und
	die Bodydioden der MOSFETs durch Spannungsquellen mit
	idealen Dioden
4.24	Vergleich der berechneten Verluste des konventionellen Treibers
	(blau) und des adaptiven Treibers (grün)
51	Aufbau der Donnelnulsmessung mit relevanten Messgrößen und
5.1	durch den Aufbau bedingte parasitäre Induktivitäten L_{σ}
5.2	Schematische Darstellung des Ansteuersignals des IGBT während
	der Doppelpulsmessung mit qualitativen Kurvenverläufen für $I_{\rm I ast}$
	und U_{GE}
5.3	Typischer Verlauf der Kollektor-Emitter-Spannung und des
	Kollektorstroms eines IGBT im Betrieb bei induktiver Last.
	Charakteristische Größen wie die Überstromspitze Irrm und die
	Überspannung ΔU_{CE} sind qualitativ eingezeichnet
5.4	ETI Halbleiterversuchsstand zur Vermessung und
	Charakterisierung von Stromrichtern, Leistungshalbleitern sowie
	deren Ansteuerungen
5.5	Schaltplan der verbauten Drosseln mit Windungsabgängen und
	Verschaltung mit Thyristoren zur flexiblen Wahl der wirksamen
	Induktivität

5.6	LabVIEW Benutzeroberfläche des Halbleiterversuchsstands. Bereich A Eingabe der Messpunkte, Bereich B Konfiguration des Oszilloskops, Bereich C Statusanzeigen, Bereich D Einstellungen des Prüfplatzes
5.7	Vereinfachtes Diagramm der in LabVIEW programmierten Ablaufsteuerung einer Messreihe des Halbleiterversuchsstands 109
6.1	Einschaltvorgang des adaptiven Gate-Treibers: Schnelles und langsames Einschalten des IGBT bei $U_{DC} = 600 \text{ V}, 1020 \text{ A}$ Laststrom und einer Halbleitertemperatur von $\mathfrak{R} = 125^{\circ}\text{C}$
6.2	Easts to in and enter transference inpertation volt $O_{\rm J} = 125$ C
6.3	Laststrom und einer Halbleitertemperatur von $\vartheta_{\rm J} = 25$ °C
6.4	Überspannung am IGBT limitiert
	Schaltgeschwindigkeit bei 500 V und 600 V Zwischenkreisspannung und etwa 1800 A Laststrom bei 125 °C
6.5	Halbleitertemperatur
6.6	Zeitpunkt $t = 0 \mu s.$
0.0	während des Ausschaltvorgangs in Abhängigkeit vom geschalteten Strom bei Zwischenkreisspannungen von 500 V, 600 V und 700 V, sowia $x = 25^{\circ}C$
6.7	sowie $b_J = 25$ C
	des geschalteten Stroms $I_{\rm C}$ bei $U_{\rm DC} = 600 \rm V$ und $\vartheta_{\rm J} = 125 ^{\circ}{\rm C}$ 124

6.8	Gegenüberstellung der Schaltenergien des Referenztreibers und
	des adaptiven Treibers bei $U_{\rm DC} = 600 \text{V}$. a) gemessene
	Schaltenergie des Einschaltvorgangs, b) gemessene Schaltenergie
	des Ausschaltvorgangs und c) gemessene Ausschaltenergie der
	Diode bei jeweils $125 ^{\circ}$ C
6.9	Verlustkennfelder für den Einschaltvorgang unter Verwendung des
	a) Referenztreibers, b) adaptiven Treibers im Betrieb für langsame
	Schaltvorgänge und c) adaptiven Treibers im Betrieb für schnelle
	Schaltvorgänge, jeweils bei $\vartheta_{\rm J} = 25 ^{\circ}{\rm C.}$
6.10	Verlustkennfelder für den Ausschaltvorgang unter Verwendung
	des a) Referenztreibers, b) adaptiven Treibers im Betrieb für
	langsame Schaltvorgänge und c) adaptiven Treibers im Betrieb für
	schnelle Schaltvorgänge, jeweils bei $\vartheta_{\rm J} = 25^{\circ}{\rm C}127$
6.11	Einschaltenergien bei a) 500 V, b) 600 V, c) 700 V
	Zwischenkreisspannung bei 25 °C Sperrschichttemperatur für
	IGBTs derselben Charge
6.12	Ausschaltenergien bei a) 500 V, b) 600 V, c) 700 V
	Zwischenkreisspannung bei 25 °C Sperrschichttemperatur für
	IGBTs derselben Charge
6.13	a) Absolute und b) relative Abweichungen der gemessenen
	Schaltenergien zwischen den IGBTs A bis D bei einer Temperatur
	von $\vartheta_J = 25 ^{\circ}\text{C}$ 132
6.14	a) Absolute und b) relative Abweichungen der gemessenen
	Schaltenergien zwischen den IGBTs D bis G bei einer Temperatur
	von $\vartheta_{\rm J} = 25^{\circ}{\rm C}$
6.15	a) Einschaltenergie und b) Ausschaltenergie für alle gemessenen
	IGBTs bei $U_{DC} = 600 \text{ V}$ und $\vartheta_{J} = 25 ^{\circ}\text{C}$, übereinander dargestellt. 134
6.16	a) Absolute und b) relative Abweichungen der gemessenen
	Schaltenergien zwischen allen vermessenen IGBTs bei
	$U_{\rm DC} = 600 \mathrm{V}$ und einer Temperatur von $\vartheta_{\rm J} = 25 ^{\circ}\mathrm{C.} \dots \dots \dots 134$
6.17	Schalteigenschaften bei $U_{DC} = 500 \text{ V}$ und $\vartheta_{J} = 25 \text{ °C. a}$)
	Rückstromspitze I_{rr} , b) dazu korrespondierender Gradient des
	Kollektorstroms, c) Überspannung ΔU_{CE} beim Ausschalten des
	Halbleiters, d) dazu korrespondierender Spannungsgradient 136
6.18	Schalteigenschaften bei $U_{\rm DC} = 600 \rm V$ und $\vartheta_{\rm J} = 25 ^{\circ}\rm C.$ a)
	Rückstromspitze I_{rr} , b) dazu korrespondierender Gradient des
	Kollektorstroms, c) Überspannung ΔU_{CE} beim Ausschalten des
	Halbleiters, d) dazu korrespondierender Spannungsgradient 137

6.19	Schalteigenschaften bei $U_{\rm DC} = 700 \rm V$ und $\vartheta_{\rm J} = 25 ^{\circ} \rm C.$ a)
	Rückstromspitze I_{rr} , b) dazu korrespondierender Gradient des
	Kollektorstroms, c) Überspannung ΔU_{CE} beim Ausschalten des
	Halbleiters, d) dazu korrespondierender Spannungsgradient 138
6.20	Ausschalten mit Fehler-Abschalt-Muster bei 600 V
	Zwischenkreisspannung, 4-fachem Nennstrom und 25 °C
	Halbleitertemperatur
6.21	Ausschalten mit Fehler-Abschalt-Muster bei 850 V
	Zwischenkreisspannung, 3800 A Kurzschlussstrom und 25 °C
	Halbleitertemperatur
6.22	Ausschalten des IGBT bei 500 V Zwischenkreisspannung und
	25 °C Halbleitertemperatur, nachdem der IGBT bereits begonnen
	hat zu entsättigen
7.1	Übersicht der Topologie des Rechenbeispiels bestehend aus einem
	netzseitigen Stromrichters mit $cos(\phi) = 1$ sowie einem
	We chselrichter für einen Motor mit $cos(\phi) = 0.9.$
7.2	Thermisches Ersatzschaltbild zur Berechnung der
	Sperrschichttemperaturen der simulierten Stromrichter 145
7.3	Ausgangsstroms $I_{\text{RMS,max}}$ bei $U_{\text{DC}} = 700 \text{ V}$, $cos(\phi) = 1$ und
	$\vartheta_{J,max} = 140$ °C eines 2-Level-Stromrichters in Abhängigkeit von f_{T} . 147
7.4	Ausgangsstrom $I_{\text{RMS,max}}$ bei $U_{\text{DC}} = 700 \text{ V}$ und $\vartheta_{\text{J,max}} = 140 ^{\circ}\text{C}$ in
	Abhängigkeit von $cos(\phi)$ und f_T eines 2-Level-Stromrichters 148
7.5	Gegenüberstellung der Verluste eines 2-Level-VSC-Stromrichters
	unter Einsatz des Referenztreibers und des adaptiven Treibers bei
	$U_{\rm DC} = 700 \mathrm{V}$ und $\vartheta_{\mathrm{J,max}} = 140 ^{\circ}\mathrm{C}$ in Abhängigkeit von $\cos(\varphi)$ 150
7.6	Ausgangsstrom $I_{\text{RMS,max}}$ bei $U_{\text{DC}} = 700 \text{ V}$ und $\vartheta_{\text{J,max}} = 140 ^{\circ}\text{C}$ in
	Abhängigkeit von $cos(\phi)$ und f_T eines 3-Level-TNPC-Stromrichters. 152
7.7	Gegenüberstellung der Verluste eines
	3-Level-TNPC-Stromrichters unter Einsatz des Referenztreibers
	und des adaptiven Treibers bei $U_{\rm DC} = 700 \rm V$ und $\vartheta_{\rm J,max} = 140 ^{\circ}\rm C$
	in Abhängigkeit von $cos(\varphi)$
A.1	Schaltplan Referenz Gate-Treiber 1 von 3
A.2	Schaltplan Referenz Gate-Treiber 2 von 3
A.3	Schaltplan Referenz Gate-Treiber 3 von 3
A.4	Layout Referenz Gate-Treiber 1 von 1
A.5	Schaltplan Adaptiver Gate-Treiber 1 von 5
A.6	Schaltplan Adaptiver Gate-Treiber 2 von 5

A.7	Schaltplan Adaptiver Gate-Treiber 3 von 5	<u>,</u> 9
A.8	Schaltplan Adaptiver Gate-Treiber 4 von 5	0'
A.9	Schaltplan Adaptiver Gate-Treiber 5 von 5	1
A.10	Layout Adaptiver Gate-Treiber 1 von 1	'2

Tabellenverzeichnis

3.1	Ansteuerlogik der Treibertransistoren T_1 bis T_4 eines quasi bipolaren Treibers mit unipolarer Spannungsversorgung
4.1	Berechnete Schaltzeiten aus dem Rechenbeispiel. Zeitpunkte entsprechen den Zeiten aus Abbildung 4.2
5.1	Im Halbleiterprüfplatz zur Verfügung stehende Induktivitäten mit Angabe der verwendeten Spulen und des zulässigen maximalen Stroms
6.1	Auflistung der vermessenen IGBTs des selben Typs FF900R12IE4[D2] aber aus unterschiedlichen Produktionschargen mitProduktionskennungen, Produktionsdatum und gemessenerThreshold-Spannung.129
7.1	Größen im thermoelektrischen Ersatzschaltbild: Zu den
7.2	Aufstellung der im Rechenbeispiel für das thermische Modell
7.3	Absolute und relative Differenz des maximalen Ausgangsstroms
	$I_{\text{RMS,max}}$ eines 2-Level-Stromrichters zwischen der Ansteuerung mit der Referenzschaltung und dem adaptiven Gate-Treiber
7.4	Ausgangsstrom und Wirkleistung mit daraus resultierendem Wirkungsgrad für einen 2-Level-VSC-Stromrichter bei
	$f_{\rm T} = 4000 \text{Hz} \text{ und } U_{\rm DC} = 700 \text{V}.$ 151
7.5	Absolute und relative Differenz des maximalen Ausgangsstroms
	$I_{\text{RMS,max}}$ eines 3-Level-Stromrichters zwischen der Ansteuerung mit der Referenzschaltung und dem adaptiven Gate-Treiber

7.6	Ausgangsstrom und Wirkleistung mit daraus resultierendem Wirkungsgrad für einen 3-Level-TNPC-Stromrichter bei $f_{\rm T} = 8000 \text{Hz}$ und $U_{\rm DC} = 700 \text{V}.$	155
A.1	Relevante elektrische Parameter für die Berechnungen der Verluste des adaptiven Treibers und des Referenztreibers.	162

Literaturverzeichnis

Eigene Veröffentlichungen

- [E1] F. Stamer, A. Liske und M. Hiller, "New gate driver for online adjustable switching behavior of Insulated Gate Bipolar Transistors (IGBTs)", 2019 21st European Conference on Power Electronics and Applications (EPE '19 ECCE Europe), 2019.
- [E2] F. Stamer, A. Liske, N. Stadter und M. Hiller, "Short-Circuit Turn OFF Capability of an Adaptive Open Loop Gate Driver for Insulated Gate Bipolar Transistors", *IECON 2020 The 46th Annual Conference of the IEEE Industrial Electronics Society*, 2020.
- [E3] F. Stamer, R. Schwendemann und M. Hiller, "A multi-dimensional full automatic power semiconductor test bench for accurate semiconductor loss calculation", PCIM Europe 2019; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, 2019.
- [E4] F. Stamer, F. Yüce, M. Singer und M. Hiller, "Investigation of Different Balancing Methods for Modular 3-level T-type Voltage Source Converters with Distributed DC-link Capacitors", *IECON 2018 - 44th Annual Conference of the IEEE Industrial Electronics Society*, 2018.
- [E5] F. Stamer, A. Liske, N. Stadter und M. Hiller, "Sensitivity analysis of an adaptive open loop gate driver to manufacturing related varying IGBT parameters", PCIM Europe digital days 2020; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, 2020.

[E6] A. Liske, F. Stamer und M. Braun, "Easy Current Slope Detection for Low CostImplementation of the Direct Adaptive CurrentControl for DC-DC-Converters", 2015 IEEE Energy Conversion Congress and Exposition (ECCE), 2015.

Studentische Arbeiten

- [S1] S. M. Zwick, "Entwurf und Aufbau einer 3-level IGBT-Halbbrücke mit Messeinrichtungen und modularer Gateunit", *B.Sc. Thesis*, Elektrotechnisches Institut Karlsruhe, 2016.
- [S2] L. Braunmiller, "Entwicklung einer Stromquelle für eine IGBT-Ansteuerung mit Gate-Stromprofilen", *B.Sc. Thesis*, Elektrotechnisches Institut Karlsruhe, 2019.
- [S3] R. Kenklies, "Design und Inbetriebnahme einer Ansteuerungsschaltung zur direkten Regelung des Kollektor-Emitter- Spannungsgradienten von IGBTs", B.Sc. Thesis, Elektrotechnisches Institut Karlsruhe, 2019.
- [S4] L. Chen, "Entwicklung und Inbetriebnahme einer Ansteuerplatine zur optimierten Gateansteuerung und Gateregelung eines Hochleistungs-IGBTs", *M.Sc. Thesis*, Elektrotechnisches Institut Karlsruhe, 2017.
- [S5] M. M. Hechler, "Redesign einer A/D-Wandlerkarte zur Stromrichtersteuerung", B.Sc. Thesis, Elektrotechnisches Institut Karlsruhe, 2016.
- [S6] K. Hildenbrand, "Entwicklung, Realisierung und Erprobung einer optimierten Gatetreiber-Schaltung für SiC- und Si-Halbleiter durch resonante Verfahren", *M.Sc. Thesis*, Elektrotechnisches Institut Karlsruhe, 2017.
- [S7] J. Schnitzler, "Entwurf und Aufbau eines Doppelpulsprüfplatzes zur Vermessung von Leistungshalbleitern", B.Sc. Thesis, Elektrotechnisches Institut Karlsruhe, 2017.
- [S8] F. Kappeler, "Entwicklung einer Ansteuerplatine und Programmierung von Messroutinen zur automatisierten Vermessung von Leistungshalbleitern", *B.Sc. Thesis*, Elektrotechnisches Institut Karlsruhe, 2017.
- [S9] F. Dudnitzek, "Untersuchung des Durchlass- und des Schaltverhaltens von Leistungshalbleitern bei tiefen Temperaturen", *M.Sc. Thesis*, Elektrotechnisches Institut Karlsruhe, 2017.

- [S10] F. Yüce, "FPGA Programmierung und Simulation einer Steuerungsund Regelungssoftware für einen 3-Level Stromrichter mit aktivem Zwischenkreis-Balancing", *M.Sc. Thesis*, Elektrotechnisches Institut Karlsruhe, 2017.
- [S11] S. Gamer, "VHDL-Programmierung einer FPGA-basierten A/D-Wandler-Auswertung für ein Signalverarbeitungssystem", B.Sc. Thesis, Elektrotechnisches Institut Karlsruhe, 2016.
- [S12] J. Reich, "Entwicklung und Aufbau einer Messeinrichtung zur Bestimmung und Auswertung der Sperrschichttemperatur von Leistungshalbleitern", M.Sc. Thesis, Elektrotechnisches Institut Karlsruhe, 2017.
- [S13] D. Woll, "Überarbeitung eines 3-Level TNPC Stromrichters und Neukonzeptionierung eines galvanisch trennenden DC/DC-Wandlers sowie anschließender Inbetriebnahme", M.Sc. Thesis, Elektrotechnisches Institut Karlsruhe, 2019.
- [S14] M. Widenmeiyer, "Entwurf einer potentialgetrennten Stromquelle zur Nachbildung von Stromsensoren für HiL-Systeme", B.Sc. Thesis, Elektrotechnisches Institut Karlsruhe, 2018.

Datenblätter

- [D1] Reverse Blocking IGBT FGW85N60RB, "Fuji Electric Europe GmbH, Goethering 58, 63067 Offenbach am Main, Germany", https: / / www.fujielectric - europe.com / downloads / FGW85N60RB_4316110.PDF, 2013.
- [D2] IGBT Modul FF900R12IE4, "Infineon Technologies AG, Am Campeon 1-15, 85579 Neubiberg, Germany", https://www.infineon. com/dgdl/Infineon-FF900R12IE4-DS-v02_04-EN.pdf, 2013.
- [D3] RECOM DC/DC Converter RxxP2xx/R, "RECOM Power GmbH, Münzfeld 35, 4810 Gmunden, AUSTRIA", https://recompower.com/pdf/Econoline/RxxP2xx_R.pdf, 2020.
- [D4] MOSFET IRF7854PbF, "International Rectifier IRF, 233 Kansas St., El Segundo, California 90245, USA", https://www.infineon. com/dgdl/irf7854pbf.pdf, 2006.

- [D5] ACPL-W349-000E, "Broadcom, 1320 Ridder Park Drive, San Jose, California, 95131, United States", https://docs.broadcom.com/ doc/AV02-4747EN, 2017.
- [D6] Cyclone IV FPGA Devices Family Overview, "Altera Corporation, 101 Innovation Drive, San Jose, CA 95134, USA", https://www. mouser.de/datasheet/2/612/cyiv-51001-1299459. pdf, 2016.
- [D7] PCB Adapter Kit 5,0-LA-PCB-5,0-L, PMK-890-700-006, "PMK Messund Kommunikationstechnik GmbH Königsteiner Str. 98, 65812 Bad Soden am Taunus, Deutschland", https://www.datatec.de/ pmk-890-700-006-tastkopf-zubehoer, 2020.
- [D8] Integrierter Gatetreiber Baustein IXD630, "IXYS Semiconductor GmbH, Edisonstr. 15, 68623 Lampertheim, Germany", https:// www.ixysic.com/home/pdfs.nsf/www/IXD_630.pdf/ \$file/IXD_630.pdf, 2017.
- [D9] DC Netzteil XR Serie: XR2000-1.0/380, "Magna-Power Electronics, Inc., 39 Royal Road, Flemington, NJ 08822 USA", https:// magna - power . com / assets / files / datasheets / datasheet_xr_3.8.pdf, 2016.
- [D10] DC Capacitors for Power Electronics E50.N25-125NT0, "ELECTRO-NICON Kondensatoren GmbH, Keplerstrasse 2, 07549 Gera", https: //www.electronicon.com, 2014.
- [D11] 50 mm Single Thyristor Module TZ240N36KOF, "Infineon Technologies AG, Am Campeon 1-15, 85579 Neubiberg, Germany", https: //www.infineon.com/cms/de/product/power/diodesthyristors/, 2004.
- [D12] Gate unit for Thyristors: GU-SGMIII-RY-V1-01, "Astrol Electronic AG, Ahornweg 14, 5504 Othmarsingen", http://www.astrol. ch/en/Electronics-for-High-Power/Gate-Units. htm, 2020.
- [D13] Huber Grande Fleur 1041 0001 01 mit Pilot ONE, "Peter Huber Kältemaschinenbau AG, Werner-von-Siemens-Straße 1, 77656 Offenburg, Deutschland", https://www.huber-online.com/de/ product_datasheet.aspx?no=1041.0001.01, 2018.

Fremdliteratur

- [1] W. Demtröder, "Experimentalphysik 3, Atome, Molekühle, Festkörper", *Springer Lehrbuch*, Jg. 5, 2016.
- [2] J. Lutz, "Halbleiter Leistungsbauelemente Physik, Eigenschaften, Zuverlässigkeit", Springer Vieweg, Jg. 2, 2016.
- [3] K. Bethge, G. Walter und B. Wiedemann, "Kernphysik, eine Einführung", *Springer Lehrbuch*, Jg. 3, 2008.
- [4] D. Schröder, "Leistungselektronische Bauelemente", *Springer*, Jg. 2, 2006.
- [5] J. Specovius, "Grundkurs Leistungselektronik", *Springer*, Jg. 9, 2018.
- [6] A. Wintrich, U. Nicolai, W. Tursky und T. Reimann, "Applikationshandbuch Leistungshalblieter", *Semikron International GmbH*, Jg. 2, 2015.
- [7] J. W. Böhmer, "Wirkung des Ladungsträgerplasmas auf das Abschaltverhalten von Insulated Gate Bipolar Transistoren", Universität Rostock, 2014.
- [8] J. Pollefliet, "Power Electronics: Switches and Converters", *London: Academic Press.*, Jg. 1, 2018.
- [9] T. Laska, M. Munzer, F. Pfirsch, C. Schaeffer und T. Schmidt, "The Field Stop IGBT (FS IGBT). A new power device concept with a great improvement potential", 12th International Symposium on Power Semiconductor Devices and ICs. Proceedings (Cat. No.00CH37094), 2000.
- [10] M. Gourab und T. Ikunori, "Power Devices for Efficient Energy Conversion", *Pan Stanford Publishing Pte. Ltd. Singapore*, Jg. 1, 2018.
- [11] S. Azzopardi, A. Kawamura und H. Iwamoto, "Characterization of 1200V trench IGBT using local lifetime control for clamped inductive load under extensive measurements without freewheeling diode reverse recovery influence", 7th IEEE International Power Electronics Congress. Technical Proceedings. CIEP 2000 (Cat. No.00TH8529), 2000.
- [12] H. Ruthing, F. Umbach, O. Hellmund, P. Kanschat und G. Schmidt, ,,600V-IGBT3: trench field stop technology in 70um ultra thin wafer technology", *IEE Proceedings - Circuits, Devices and Systems*, 2004.
- [13] A. R. Hefner, "An investigation of the drive circuit requirements for the power insulated gate bipolar transistor (IGBT)", *IEEE Transactions on Power Electronics, vol. 6,* 1991.

- B. J. Baliga, "Fundamentals of Power Semiconductor Devices", Springer, 2008.
- [15] G. Schmitt, "Ansteuerung von Hochvolt-IGBTs über optimierte Gatestromprofile", *Dissertation Bergischen Universität Wuppertal*, 2009.
- [16] U. Tietze, C. Schenk und E. Gamm, "Halbleiter- Schaltungstechnik", *Springer Vieweg*, Jg. 14, 2012.
- [17] Marc Hiller, "Skript zur Vorlesung Leistungselektronik", *Karlsruher Institut für Technologie*, 30.06.2020.
- [18] L. Abraham, G. Bramm und M. Reddig, "Investigation on IGBT switching process with variable gate charge current", 1993 Fifth European Conference on Power Electronics and Applications, 1993.
- [19] A. Volke und M. Hornkamp, "IGBT Modules: Technologies, Driver and Application", *Infineon*, Jg. 1, 2010.
- [20] A. Perez, X. Jorda, P. Godignon, M. Vellvehi, J. Galvez und J. Millan, "An IGBT gate driver integrated circuit with full-bridge output stage and short circuit protections", 2003 International Semiconductor Conference. CAS 2003 Proceedings (IEEE Cat.No.03TH8676), 2003.
- [21] M. Helsper, "Analyse und Verbesserung des Verhaltens von Planar- und Trench-IGBT-Modulen in hart bzw. weich schaltenden Anwendungen", *Christian-Albrechts-Universität zu Kiel*, 2003.
- [22] Y. Gerstenmeaier und M. Stoisiek, "Switching behaviour of high voltage IGBTs and its dependence on gate-drive", *Proceedings of 9th International Symposium on Power Semiconductor Devices and IC's*, 1997.
- [23] M. Cenusa, G. Cretu und M. Pfost, "An Improved Method of Controlling IGBT Modules Using an Optimized Gate Current Waveform", *CIPS 2014; 8th International Conference on Integrated Power Electronics Systems*, 2014.
- [24] B. Weis und M. Bruckmann, "A new gate driver circuit for improved turn-off characteristics of high current IGBT modules", *Conference Record of 1998 IEEE Industry Applications Conference. Thirty-Third IAS Annual Meeting (Cat. No.98CH36242)*, 1998.
- [25] M. Cenusa, "Adaptive, Iterative Closed-Loop Control for the Turn-on of IGBT swith Improved Efficiency", CIPS 2016; 9th International Conference on Integrated Power Electronics Systems, 2016.

- [26] J.-H. Kim, J.-K. Kim, J.-B. Lee und G.-W. Moon, "Load Adaptive Gate Driving Method for High Efficiency Under Light-Load Conditions", *IEEE Transactions on Industrial Electronics*, 2014.
- [27] L. Dulau, S. Pontarollo, A. Boimond, J.-F. Garnier, N. Giraudo und O. Terrasse, "A new gate driver integrated circuit for IGBT devices with advanced protections", *IEEE Transactions on Power Electronics (Volume: 21, Issue: 1, Jan. 2006)*, 2006.
- [28] S. Musumeci, A. Raciti, A. Testa, A. Galluzzo und M. Melito, "A New Adaptive Driving Technique for High Current Gate Controlled Devices", Proceedings of 1994 IEEE Applied Power Electronics Conference and Exposition - ASPEC'94, 1994.
- [29] P. J. Grbovic, "An IGBT Gate Driver for Feed-Forward Control of Turn-on Losses and Reverse Recovery Current", *IEEE Transactions on Power Electronics, volume 23*, 2008.
- [30] N. Idir, R. Bausiere und J. J. Franchaud, "Active Gate Voltage Control of Turn-on di/dt and Turn-off dv/dt in Insulated Gate Transistors", *IEEE Transactions on Power Electronics, volume 21*, 2006.
- [31] Y. Lobsiger, "Closed-Loop IGBT Gate Drive and Current Balancing Concepts", *Dissertation ETH Zürich Power Electronic Systems Laboratory*, 2014.
- [32] Z. Wang, X. Shi, L. M. Tolbert, B. J. Blalock und M. Chinthavali, "A fast overcurrent protection scheme for IGBT modules through dynamic fault current evaluation", *2013 Twenty-Eighth Annual IEEE Applied Power Electronics Conference and Exposition (APEC)*, 2013.
- [33] K. Handt, H. Köhler, M. Hiller und R. Sommer, "Fully Digitally Controlled Gate Drive Unit for High Power IGBTs", PCIM Europe 2012; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, Nuremberg Germany, 2012.
- [34] K. Handt, R. Knorr und M. E. R. Voigt, "Fully digitised, quasicontinuous working gate-drive unit for 1200V-IGBT", 2013 15th European Conference on Power Electronics and Applications (EPE), 2013.
- [35] E. R. Motto und J. F. Donlon, "IGBT module with user accessible onchip current and temperature sensors", 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), 2012.

- [36] S. Pierstorf und H.-G. Eckel, "Different Short Circuit Types of IGBT Voltage Source Inverters", PCIM Europe 2011; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, 2011.
- [37] J. Fuhrmann, "IGBT-Kurzschlussverhalten am Beispiel einer schnellen Fehlerstrombegrenzung für Hochvolt-Halbleiterversuchsplätze", *Dissertation Fakultät für Informatik und Elektrotechnik der Universität Rostock*, 2016.
- [38] X. Zhang, M. Chen, N. Zhua und D. Xu, "A self-adaptive blanking circuit for IGBT short-circuit protection based on VCE measurement", 2015 IEEE Energy Conversion Congress and Exposition (ECCE), 2015.
- [39] M. Oinonen, M. Laitinen und J. Kyyrä, "Current measurement and short-circuit protection of an IGBT based on module parasitics", 2014 16th European Conference on Power Electronics and Applications, 2014.
- [40] F. Huang und F. Flett, "IGBT Fault Protection Based on di/dt Feedback Control", 2007 IEEE Power Electronics Specialists Conference, 2007.
- [41] Y. Cui, Z. Zhang, P. Yi und L. Wei, "Investigation of Current Mirror Based Overcurrent Protection for 1200V 800A High Power SiC MOSFET Modules", 2019 IEEE Energy Conversion Congress and Exposition (ECCE), 2019.
- [42] M. Rodriguez, A. Claudio, D. Theilliol und L. Vela, "A New Fault Detection Technique for IGBT Based on Gate Voltage Monitoring", 2007 IEEE Power Electronics Specialists Conference, 2007.
- [43] J.-H. Kim, D.-H. Park, J.-B. Kim und B.-H. Kwon, "An active gate drive circuit for high power inverter system to reduce turn-off spike voltage of IGBT", 2007 7th Internatonal Conference on Power Electronics, 2007.
- [44] M. Kimata, S. Chikai, T. Tanaka und K. Ishii, "High Performance Gate Drive Circuit of High Voltage IPMs (HVIPMs)", PESC 98 Record. 29th Annual IEEE Power Electronics Specialists Conference, 1998.
- [45] J. Saiz, M. Mermet, D. Frey, P. Jeannin, J. Schanen und P. Muszicki, "Optimisation and integration of an active clamping circuit for IGBT series association", *Conference Record of the 2001 IEEE Industry Applications Conference. 36th IAS Annual Meeting (Cat. No.01CH37248)*, 2001.

- [46] D. Bortis, P. Steiner, J. Biela und J. W. Kolar, "Double-stage gate drive circuit for parallel connected IGBT modules", *IEEE Transactions on Dielectrics and Electrical Insulation (Volume: 16, Issue: 4, August* 2009), 2009.
- [47] H. P. Rothwangl und H. Schaamböck, "Advanced IGBT Control Strategies Improvement of the Switching Characteristics via Active Gate Control", *European Conference on Power Electronics and Applications* (*EPE*), *Toulouse France*, 2003.
- [48] P. Luniewski, U. Jansen und M. Hornkamp, "Dynamic Voltage Rise Control, the Most Efficient Way to Control Turn - off Switching Behaviour of IGBT Transistors", *International Conference on Power Electronics and Intelligent Control for Energy Conservation PELIN-CEC*, 2005.
- [49] D. Gerber, T. Guillod, R. Leutwyler und J. Biela, "Gate Unit With Improved Short-Circuit Detection and Turn-Off Capability for 4.5-kV Press-Pack IGBTs Operated at 4-kA Pulse Current", *IEEE Transactions* on Plasma Science, vol. 41, 2013.
- [50] B. Vogler, R. Herzer, S. Buetow, I. Mayya und S. Becker, "Advanced SOI gate driver IC with integrated VCE-monitoring and negative turn-off gate voltage for medium power IGBT modules", 2014 IEEE 26th International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2014.
- [51] K. Miyazaki, K. Wada, I. Omura, M. Takamiya und T. Sakurai, "Gate Waveform Optimization in Emergency Turn-Off of IGBT Using Digital Gate Driver", 2019 10th International Conference on Power Electronics and ECCE Asia (ICPE 2019 - ECCE Asia), 2019.
- [52] A. Carvalho, P. Martins und A. Araujo, "Optimisation of IGBT switching by adaptive gate voltage control", *38th Midwest Symposium on Circuits and Systems. Proceedings*, 1995.
- [53] W. Eberle, Z. Zhang, Y.-F. Liu und P. C. Sen, "A Current Source Gate Driver Achieving Switching Loss Savings and Gate Energy Recovery at 1-MHz", *IEEE Transactions on Power Electronics*, vol. 23, 2008.
- [54] V. R. H. Lorentz, R. Schwarz, T. Heckel, M. März und L. Frey, "Integrated Galvanically Isolated MOSFET and IGBT Gate-Driver Circuit with Switching Speed Control", *IECON 2015 - 41st Annual Conference* of the IEEE Industrial Electronics Society, 2015.

- [55] J. V. P. S. Chennu und R. Maheshwari, "Study on Resonant Gate Driver circuits for high frequency applications", 2016 IEEE 6th International Conference on Power Systems (ICPS), 2016.
- [56] D. Schröder und R. Marquardt, "Leistungselektronische Schaltungen", *Springer Vieweg*, Jg. 4, 2019.
- [57] J. Böhmer, J. Schumann und H.-G. Eckel, "Effect of the millercapacitance during switching transients of IGBT and MOSFET", 2012 15th International Power Electronics and Motion Control Conference (EPE/PEMC), 2012.
- [58] Application Note Fairchild, "AN-5073 Active Miller Clamp Technology", *www.onsemi.com*, 2013.
- [59] G. Busatto, G. Persiano und F. Iannuzzo, "Experimental and numerical investigation on MOSFET's failure during reverse recovery of its internal diode", *IEEE Transactions on Electron Devices (Volume: 46, Issue:* 6, Jun 1999), 1999.
- [60] M. Mori, K. Oyama, Y. Kohno, J. Sakano, J. Uruno, K. Ishizaka und D. Kawase, "A Trench-Gate High-Conductivity IGBT (HiGT) With Short-Circuit Capability", *IEEE Transactions on Electron Devices, vol. 54*, 2007.
- [61] F. Yang, J. Tan, S. Lu und Y. Zhu, "Investigation on the Robustness During Short-Circuit Turn-off and Its Tradeoff Characteristics With Performance in IGBTs", *IEEE Transactions on Electron Devices, vol.* 64, 2017.
- [62] C. Dörlemann, "Geregelte Ansteuerung von Insulated Gate Bipolar Transistoren (IGBT)", *Dissertation Bochum*, 2002.
- [63] G. Majumdar und I. Takata, "Power Devices for Efficient Energy Conversion", *Singapore: CRC Press LLC*, 2018.
- [64] T. Bülo, "Methode zur Evaluation leistungselektronischer Schaltungstopologien für die Anwendung in dezentralen Netzeinspeisern kleiner Leistung", *Dissertation Universität Kassel*, 2010.
- [65] C. Axtmann, M. Boxriker und M. Braun, "A custom, high-performance real time measurement and control system for arbitrary power electronic systems in academic research and education", 2016 18th European Conference on Power Electronics and Applications (EPE'16 ECCE Europe), 2016.

- [66] U. Nicolai und A. Wintrich, "Determining switching losses of SEMI-KRON IGBT modules", *Semikron Application Note AN 1403*, 2014.
- [67] VDE-Verlag, "IEC Norm: IEC 60747-2 Semiconductor devices Discrete devices, Part 2: Rectifier diodes", 2007.
- [68] VDE-Verlag, "IEC Norm: IEC 60747-9 Semiconductor devices Discrete devices - Part 9: Insulated Gate Bipolar Transistors (IGBTs)", 2007.
- [69] ABB, "IGBT short circuit safe operating area (SOA) capability and testing", *APPLICATION NOTE 5SYA 2095-01*, 2018.
- [70] J. Rösler, H. Harders und M. Bäker, "Mechanisches Verhalten der Werkstoffe", *Vieweg+Teubner*, Jg. 3, 2008.
- [71] T. Herboth, "Gesinterte Silber-Verbindungsschichten unter thermomechanischer Beanspruchung", *Dissertation Albert-Ludwigs-Universität Freiburg im Breisgau*, 2015.
- [72] M. Sathik, T. K. Jet, C. J. Gajanayake, R. Simanjorang und A. K. Gupta, "Comparison of power cycling and thermal cycling effects on the thermal impedance degradation in IGBT modules", *IECON 2015 - 41st Annual Conference of the IEEE Industrial Electronics Society*, 2015.
- [73] M. Becker, "Neue Technologien für hochzuverlässige Aufbau- und Verbindungstechniken leistungselektronischer Bauteile", *Dissertation Fakultät für Elektrotechnik und Informationstechnik der Technischen Universität Chemnitz*,