Latency-Optimized Force-directed Process Mapping for MPSoC Architectures
| Zugehörige Institution(en) am KIT | Institut für Mess- und Regelungstechnik mit Maschinenlaboratorium (MRT) |
| Publikationstyp | Proceedingsbeitrag |
| Publikationsjahr | 2012 |
| Sprache | Englisch |
| Identifikator | ISBN: 978-3-8300-6201-1 KITopen-ID: 1000138215 |
| Erschienen in | Worksahop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, MBMV’12. Hrsg.: J. Brandt |
| Veranstaltung | 15. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (2012), Hamburg, Deutschland, 31.12.2012 |
| Verlag | Verlag Dr. Kovač |
| Seiten | 145 – 156 |
| Serie | Schriftenreihe Forschungsergebnisse zur Informatik ; 68 |