KIT | KIT-Bibliothek | Impressum | Datenschutz

Runtime Adaptive Cache Checkpointing for RISC Multi-Core Processors

Kempf, Fabian 1; Höfer, Julian ORCID iD icon 1; Kreß, Fabian ORCID iD icon 1; Hotfilter, Tim ORCID iD icon 1; Harbaum, Tanja ORCID iD icon 1; Becker, Jürgen 1
1 Institut für Technik der Informationsverarbeitung (ITIV), Karlsruher Institut für Technologie (KIT)


Originalveröffentlichung
DOI: 10.1109/SOCC56010.2022.9908110
Scopus
Zitationen: 5
Dimensions
Zitationen: 4
Zugehörige Institution(en) am KIT Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp Proceedingsbeitrag
Publikationsjahr 2022
Sprache Englisch
Identifikator ISBN: 978-1-66545-985-3
ISSN: 2164-1676
KITopen-ID: 1000152541
Erschienen in Conference Proceedings: 2022 IEEE 35th International System-on-Chip Conference (SOCC) Ed.: S. Sezer
Veranstaltung 35th IEEE International System-on-Chip Conference (SOCC 2022), Belfast, Vereinigtes Königreich, 05.09.2022 – 08.09.2022
Verlag Institute of Electrical and Electronics Engineers (IEEE)
Seiten 1–6
Serie Proceedings of the IEEE International SOC Conference
Vorab online veröffentlicht am 10.10.2022
Nachgewiesen in Scopus
Dimensions
OpenAlex
Globale Ziele für nachhaltige Entwicklung Ziel 7 – Bezahlbare und saubere Energie
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page