Design and Test of Spintronic Compute-in-Memory Architectures

Moderne Computerarchitekturen sind darin bestrebt, den ständig steigenden Bedarf an Rechenleistung zu bewältigen, der sich aus der zunehmenden Anzahl komplexer Aufgaben ergibt.
Viele moderne Anwendungen basieren auf der Nutzung großer Mengen von Daten, die gespeichert und für Berechnungen vorgehalten werden müssen.
Die Geschwindigkeit des Speichers wächst jedoch nicht mit der selben Geschwindigkeit der Verarbeitungseinheit, was zu einer wachsenden Diskrepanz zwischen den beiden führt, der so genannten \textit{Memory Wall}.
Wegen dieser Memory Wall stehen neue Berechnungskonzepte im Mittelpunkt moderner Hardware-Beschleuniger und vollintegrierter eingebetteter Systeme.
... mehr

Aufkommende resistive nichtflüchtige Speicher, wie Spin-Transfer-Torque Magnetic Random Access Memory (STT-MRAM), können verwendet werden, um Speicherarchitekturen aufzubauen, die alle Anforderungen an konventionelle Speicher erfüllen.
Darüber hinaus bieten sie die Möglichkeit, das Ergebnis einfacher und sogar komplexer Operationen direkt im Speicher selbst zu berechnen.
Diese Compute-in-Memory (CiM)-Architekturen ermöglichen es, Energie zu sparen und Berechnungen zu beschleunigen, indem sie die die Speicherhierarchie durchlaufenden Daten vom Speicher durch mehrere Cache-Ebenen zur Verarbeitungseinheit und zurück erheblich reduzieren.
Auf diese Weise können die Auswirkungen der Memory Wall für eine breite Palette von Anwendungen abgemildert werden.

Um CiM-Operationen in STT-MRAM zu unterstützen, müssen die Speicherzellen jedoch nach der Herstellung speziell für den CiM-Betrieb getestet werden.
Dies liegt daran, dass CiM Operationen viel anfälliger für Prozessherstellungsschwankungen sind und daher zusätzliche Tests zu den bereits erforderlichen Tests für ihre konventionellen Speicheroperationen wie Lese- und Schreibvorgänge benötigen.
Daher ist eine Reduzierung der erforderlichen Testressourcen zur Sicherstellung regulären Speicheroperationen in Bezug auf Zeit und Testausrüstung sinnvoll, da dies sich auch auf die Gesamtnutzung der Testressourcen für CiM-fähige Speicher auswirkt.
Es ist daher erforderlich, die konventionellen Speichertests zu optimieren sowie bekannte STT-MRAM Defekte und ihre Auswirkungen auf das CiM-Verhalten zu evaluieren und angemessene Testmöglichkeiten zu schaffen, um fehlerhafte CiM-fähige Speicher zu vermeiden.

Diese Arbeit leistet einen Beitrag zum zuverlässigen Einsatz von Spintronic-basierten CiM-Architekturen in drei Gebieten:
Erstens zeigen wir die Verwendung von Niedertemperaturtestdaten, um die Zuverlässigkeit der konventionellen Speicheroperationen bei hohen Temperaturen sicherzustellen und wie konventionelle Speichertest beschleunigt werden können, indem nur Teile des Speichers unter Beibehaltung der Zuverlässigkeit getestet werden.
Zweitens zeigen wir ein neues Konzept für In-Memory-Berechnung unter Verwendung eines stromgesteuerten Oszillators, der für konfigurierbare CiM-Architekturen verwendet werden kann.
Drittens wird das Defektverhalten für CiM-Operationen unterschiedlicher Komplexität in STT-MRAM detailliert ausgewertet und verschiedene Testverfahren entsprechend den beobachteten Fehlern vorgestellt.

Modern computer architectures strive to support the ever increasing demand of computational power resulting from a growing pool of complex tasks.
Many modern applications base their results on a huge set of data, which needs to be stored and ready to be used for computation.
Yet, the memory performance does not scale the same as the performance of the processing unit, resulting in a growing disparity between the two, the so-called \textit{memory wall}.
Because of this memory wall, new computational concepts are in the focus for state-of-the-art hardware accelerators and fully integrated embedded systems. ... mehr

\textit{Emerging resistive non-volatile memories}, like Spin-Transfer-Torque Magnetic Random Access Memory (STT-MRAM), can be used to build memory architectures fulfilling all the needs for conventional storage.
In addition, they offer the ability to easily calculate the result of basic and even more complex operations directly in the memory itself.
These Compute-in-Memory (CiM) architectures allow to save energy and speed up calculations by significantly reducing the data traversing the memory hierarchy, e.g., from the memory through multiple levels of cache to the processing unit and back.
With this, the effects of the memory wall can be mitigated for a broad range of applications.

However, to support CiM operations in STT-MRAM the memory devices need to be properly tested after manufacturing specifically for CiM operations.
This is because CiM operations are much more susceptible to process variations and thus require more testing in addition to their already needed tests for their conventional memory operations like read operations and write operations.
Therefore, reducing the needed test resources for the regular memory operations, in terms of time and test equipment, also benefits the overall test resource usage for CiM capable memories.
It is therefore needed to optimize the conventional memory tests as well as evaluating known STT-MRAM defects, their implication on CiM behavior and create reasonable means of testing for them to avoid faulty CiM capable memories.


This thesis contributes to the reliable use of Spintronic-based CiM architectures on three levels:
First, we show the usage of low temperature test data to ensure the reliable usage of the conventional memory operation at high temperatures while avoiding high temperature testing and how to speed up the conventional memory test by only testing parts of the memory whilst maintaining reliability.
Second, we show a new concept for in-memory calculation using a current-controlled oscillator which can be used for highly configurable CiM architectures.
Third, the defect behavior for CiM operations of different complexity in STT-MRAM is evaluated in detail and different testing schemes according to the observed faults are being presented.