Hypervisor-basierte Partitionierung von Mixed-Criticality-Anwendungen in heterogenen eingebetteten Systemen

Eingebettete Systeme bilden die Grundlage für viele Innovationen der letzten Jahrzehnte. Mit der fortschreitenden Digitalisierung nehmen ihr Funktionsumfang und ihre Bedeutung weiter zu. Aufgrund des damit einhergehenden Anstiegs an benötigter Rechenleistung wird zunehmend leistungsfähigere Ausführungshardware benötigt. Unter technischen und ökonomischen Gesichtspunkten wird zudem die integrierte Umsetzung neuer und bislang verteilter Funktionen auf zentralen Hardwareplattformen angestrebt. Diese basieren meist auf Multicore-Prozessoren (MCP) und Multi-Prozessor Systems-on-Chip (MPSoC), deren Leistungsfähigkeit maßgeblich auf paralleler Ausführung basiert.
... mehr

Die Integration von Funktionen, an welche unterschiedliche Anforderungen hinsichtlich Echtzeitverhalten und Zuverlässigkeit gestellt sind, führt zu Systemen gemischter Echtzeitanforderungen bzw. gemischter Kritikalität (Mixed-Criticality-Systeme). Deren zuverlässige Implementierung auf MCP und MPSoC stellt aufgrund der geteilten Nutzung von Plattformressourcen eine bedeutende Herausforderung dar. Insbesondere können an solchen Ressourcen Interferenzeffekte auftreten, welche die Softwareausführung auf parallel aktiven Prozessorkernen verzögern. Embedded Hypervisors unterstützen die angestrebte Integration verschiedener Funktionen auf einer Hardwareplattform, indem sie die Ausführung verschiedener Betriebssystem- und Anwendungssoftware in logisch getrennten Partitionen ermöglichen. Durch die Möglichkeit, die Ressourcennutzung auf Partitionsebene einzuschränken, sind sie insbesondere im Kontext von Systemen gemischter Kritikalität von Bedeutung. Um hierbei die Einhaltung von Echtzeitanforderungen garantieren zu können, muss die Nutzung paralleler Ausführungseinheiten auf MCP und MPSoC zur Vermeidung von Interferenzeffekten meist stark eingeschränkt werden. Dies führt zu Unterauslastung der Hardware und verringert somit die Effizienz des Gesamtsystems.

In dieser Arbeit werden daher Konzepte zur Interferenzbeherrschung in Hypervisor-partitionierten MPSoC vorgestellt und untersucht, welche die Umsetzung von Systemen gemischter Echtzeitanforderungen ermöglichen und dabei die Ausnutzung paralleler Recheneinheiten der Plattform optimieren. Hierbei wird neben der Integration solcher Systeme auf MCP-Komponenten auch ihre Umsetzung unter Nutzung von programmierbaren Logikkomponenten heterogener MPSoC betrachtet.

Zur Beherrschung von Interferenz zwischen Kernen von MCP-Clustern im MPSoC wird ein reaktiver Scheduling-Ansatz vorgestellt. Basierend auf der Überwachung des Ausführungsfortschritts von Echtzeit-Tasks zur Laufzeit wird die parallele Ausführung unkritischer Tasks ermöglicht, solange die auftretenden Interferenzeffekte die Einhaltung der Echtzeitanforderungen nicht gefährden. Zur Bestimmung des Ausführungsfortschritts werden Ausführungs-Trace-Daten verwendet. Dies ermöglicht die effiziente Implementierung der Überwachungskomponente unter Nutzung MPSoC-interner Ressourcen und erlaubt die Integration von Echtzeit-Tasks ohne weitere Modifikation. Das Konzept wird unter Verwendung eines industriellen Hypervisors implementiert, hinsichtlich seiner Effektivität und Effizienz in Abhängigkeit verschiedener Systemparameter untersucht und einem konservativen Scheduling-Ansatz gegenübergestellt. Die Evaluation zeigt, dass der vorgestellte Ansatz die Einhaltung der Echtzeitanforderungen in allen untersuchten Szenarien sicherstellen konnte und gleichzeitig zu einer deutlichen Erhöhung des Zeitanteils paralleler Ausführung führte.

Als Alternative zur prozessorbasierten Implementierung wird eine Architektur vorgestellt, welche die Umsetzung der Echtzeitanwendungen in programmierbaren Logikkomponenten (Field-Programmable Gate Arrays, FPGA) heterogener MPSoC ermöglicht. Sie erweitert die durch den Hypervisor realisierte Partitionierung auf den FPGA und ermöglicht so die Nutzung anwendungsspezifischer, FPGA-basierter Funktionen im Partitionskontext. Die Umsetzung von Echtzeitanwendungen wird durch die direkte Anbindung externer Komponenten an diese FPGA-Funktionen ermöglicht. Durch einen Mechanismus zur flexiblen Anpassung der hierzu verwendeten Kommunikationsschnittstelle sowie durch die modulare Austauschbarkeit von Partitionssoftware und FPGA-Funktionen zur Laufzeit ist die Architektur auf die Anforderungen hochdynamischer Einsatzumgebungen ausgerichtet. Dies wird am Beispiel hochflexibler Produktionssystemkonzepte dargestellt.

Die vorliegende Arbeit geht in verschiedener Hinsicht über den Stand der Technik hinaus. So wird eine im Kontext des reaktiven Schedulings neue Monitoring-Methode untersucht, welche die ressourcenschonende Überwachung von Echtzeit-Tasks erlaubt. Gleichzeitig ermöglicht sie die MPSoC-interne Umsetzung reaktiven Schedulings, ohne eine Modifikation der zu überwachenden Anwendungen zu erfordern. Darüber hinaus stellt die FPGA-basierte Umsetzung von Echtzeitfunktionen im Partitionskontext durch Anbindung externer Komponenten über rekonfigurierbare Schnittstellen eine wesentliche Neuerung dar. Insgesamt trägt die vorliegende Arbeit somit zu einer effizienteren Umsetzbarkeit von Systemen mit gemischten Echtzeitanforderungen auf mittels Hypervisors partitionierten heterogenen MPSoC bei. Sie leistet somit einen Beitrag zur effizienteren Partitionierung von Mixed-Criticality-Anwendungen in heterogenen eingebetteten Systemen.

Embedded systems have been the technological foundation for many innovations in the recent decades. As the trend towards digitalization advances, their functional scope and importance continue to grow. Due to the corresponding increase in required computational power, increasingly powerful processing platforms are needed. At the same time, technical and economic considerations mandate the integrated implementation of new and formerly distributed functionality on centralized hardware platforms. These platforms are primarily based on multicore processor (MCP) and multi-processor system-on-chip (MPSoC) devices, which achieve high performance through parallel computation.
... mehr

The integration of functionality with different real-time and reliability requirements results in mixed-real-time systems and mixed-criticality systems. The reliable implementation of these systems on MCP and MPSoC devices is a major challenge due to the shared use of platform resources. In particular, the use of shared resources can lead to interference effects, leading to delays in the software execution on parallel processing cores. Embedded hypervisors enable the execution of operating system and application software in logically-separated partitions and thus support the desired integration of functionality on shared hardware platforms. By allowing developers to impose access restrictions to system resources on a partition level, they play a particularly important role in the context of mixed-criticality systems. To avoid interference effects, the use of parallel execution in MCP and MPSoC devices has to be severely limited, where real-time behavior must be guaranteed. This leads to underutilization of the hardware and thus reduces the overall system efficiency.

To overcome this issue, this work presents and evaluates concepts for interference control that allow for the implementation of mixed-real-time systems in hypervisor-partitioned MPSoC devices while optimizing the use of the execution platform's parallel processing potential. In doing so, the integration of mixed-criticality systems on MCP components as well as their implementation based on programmable logic in heterogeneous MPSoC devices are considered.

To control inter-core interference in MCP components of the MPSoC, a reactive scheduling approach is presented. By tracking the execution progress of real-time tasks at runtime, it allows for parallel execution of non-critical tasks, as long as interference-induced delays do not compromise compliance with the real-time requirements. To monitor the task progress, execution trace information is used. This allows for an efficient monitor implementation using MPSoC-internal resources and enables the integration of real-time tasks without requiring modification. The concept is implemented using an industrial hypervisor, evaluated for its effectiveness and efficiency, and compared to a conservative scheduling approach. In doing so, the influence of various system parameters on its efficiency is investigated. The evaluation indicates that the proposed scheduling approach successfully ensured compliance with the given real-time requirements in all examined scenarios and at the same time has led to a significant increase in parallel execution.

As an alternative to the processor-based implementation, an architecture is presented that enables the realization of real-time functionality in field-programmable gate array (FPGA) components in heterogeneous MPSoC devices. By extending the hypervisor-based partitioning to the FPGA, it enables the use of FPGA-based, application-specific functionality within the context of the hypervisor partition. The implementation of real-time functionality is enabled by facilitating direct communication between external components and FPGA functions. A mechanism that supports the flexible exchange of the used communication protocols as well as the modular exchange of partition software and FPGA-based functionality ensures the applicability of the architecture in highly dynamic application environments. This is illustrated by the example of highly flexible production system concepts.

The present work extends the state of the art in several aspects. In the context of reactive scheduling, it investigates the use of a novel monitoring mechanism that allows for resource-efficient monitor implementations. At the same time, it enables the implementation of reactive scheduling on MPSoC devices without requiring modifications to the monitored applications. Furthermore, the FPGA-based realization of real-time functionality that is part of the hypervisor partition context and enabled by reconfigurable interfaces to external components is a significant contribution. As a result, this work contributes towards a more efficient implementation of mixed real-time systems using hypervisor-partitioned heterogeneous MPSoC platforms, and thus, towards the more efficient partitioning of mixed-criticality applications in heterogeneous embedded systems.