KIT | KIT-Bibliothek | Impressum | Datenschutz

An approach to detailed modeling of digital CMOS gates for logic simulation using VHDL

Lehmann, Gunther; Nagel, P.; Mueller-Glaser, Klaus D.



Zugehörige Institution(en) am KIT Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp Zeitschriftenaufsatz
Jahr 1995
Sprache Englisch
Identifikator KITopen-ID: 143695
Erscheinungsvermerk Arch. f. Elektron. u. Übertragungstech. 49 (1995) S. 81-90.
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page