An approach to detailed modeling of digital CMOS gates for logic simulation using VHDL

Lehmann, Gunther; Nagel, P.; Mueller-Glaser, Klaus D.

Seitenaufrufe: 116
seit 22.05.2018

Zugehörige Institution(en) am KIT	Institut für Technik der Informationsverarbeitung (ITIV)
Publikationstyp	Zeitschriftenaufsatz
Publikationsjahr	1995
Sprache	Englisch
Identifikator	KITopen-ID: 143695
Erscheinungsvermerk	Arch. f. Elektron. u. Übertragungstech. 49 (1995) S. 81-90.