Modeling of real defect outlines and defect parameter extraction using a checkerboard test structure to localize defects
| Zugehörige Institution(en) am KIT | Fakultät für Informatik – Institut für Rechnerentwurf und Fehlertoleranz (IRF) |
| Publikationstyp | Zeitschriftenaufsatz |
| Publikationsjahr | 1994 |
| Sprache | Englisch |
| Identifikator | KITopen-ID: 145294 |
| Erscheinungsvermerk | IEEE trans. on semiconductor manufacturing 7 (1994) S. 284-292. |