KIT | KIT-Bibliothek | Impressum | Datenschutz

Towards a methodology for the formal hierarchical verification of RISC processors

Tahar, Sofiene; Kumar, Ramayya


Zugehörige Institution(en) am KIT Universität Karlsruhe (TH) – Einrichtungen in Verbindung mit der Universität (Einrichtungen in Verbindung mit der Universität)
Forschungszentrum Informatik, Karlsruhe (FZI)
Fakultät für Informatik – Institut für Rechnerentwurf und Fehlertoleranz (IRF)
Publikationstyp Buchaufsatz
Publikationsjahr 1993
Sprache Englisch
Identifikator KITopen-ID: 159693
Erscheinungsvermerk In: Proceedings. 1993 IEEE International Conference on Computer Design: VLSI in Computers & Processors, Cambridge, Mass. Los Alamitos, Calif. 1993. S. 58-62.
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page