KIT | KIT-Bibliothek | Impressum | Datenschutz

Ein hierarchisches Modell zur formalen Verifikation von RISC-Prozessoren

Tahar, Sofiene; Kumar, Ramayya



Zugehörige Institution(en) am KIT Institut für Rechnerentwurf und Fehlertoleranz (IRF)
Publikationstyp Buchaufsatz
Publikationsjahr 1993
Sprache Deutsch
Identifikator KITopen-ID: 19993
Erscheinungsvermerk In: GI/ITG-Workshop Formale Methoden zum Entwurf korrekter Systeme, Bad Herrenalb 1993. Hrsg.: T. Kropf. Karlsruhe 1993. S. 35-40. (Interner Bericht. Fakultaet fuer Informatik, Universitaet Karlsruhe. 1993,10.)
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page