A new concept for accurate modeling of VLSI interconnections and its application for timing simulation
| Zugehörige Institution(en) am KIT | Institut für Technik der Informationsverarbeitung (ITIV) |
| Publikationstyp | Buchaufsatz |
| Publikationsjahr | 1996 |
| Sprache | Englisch |
| Identifikator | KITopen-ID: 224296 |
| Erscheinungsvermerk | In: Proceedings. EURO-DAC '96, European Design Automation Conference with EURO-VHDL '96 and Exhibition, Geneva, Switzerland 1996. Los Alamitos, Calif. 1996. |