Generating valid tests for static CMOS- circuits based on a delay model
| Zugehörige Institution(en) am KIT | Institut für Technik der Informationsverarbeitung (ITIV) |
| Publikationstyp | Buchaufsatz |
| Publikationsjahr | 1989 |
| Sprache | Englisch |
| Identifikator | KITopen-ID: 237089 |
| Erscheinungsvermerk | In: Proceedings. 1988 IEEE International Symposium on Circuits and Systems, Espoo, Helsinki 1988. Vol. 1. New York, NY: IEEE 1988. S. 689-692. |