Implementing a methodology for formally verifying RISC processors in HOL
| Zugehörige Institution(en) am KIT | Fakultät für Informatik – Institut für Rechnerentwurf und Fehlertoleranz (IRF) |
| Publikationstyp | Buchaufsatz |
| Publikationsjahr | 1994 |
| Sprache | Englisch |
| Identifikator | KITopen-ID: 32194 |
| Erscheinungsvermerk | In: Higher order logic theorem proving and its applications. Ed.: J.J. Joyce. Berlin 1994. S. 281-294. (Lecture notes in computer science. 780.) |