KIT | KIT-Bibliothek | Impressum | Datenschutz

Task rearrangement on partially reconfigurable FPGAs with restricted buffer

Elgindy, H.; Middendorf, Martin; Schmidt, Bernd; Schmeck, Hartmut



Originalveröffentlichung
DOI: 10.1007/3-540-44614-1_41
Scopus
Zitationen: 11
Dimensions
Zitationen: 10
Zugehörige Institution(en) am KIT Institut für Angewandte Informatik und Formale Beschreibungsverfahren (AIFB)
Publikationstyp Proceedingsbeitrag
Publikationsjahr 2000
Sprache Englisch
Identifikator ISBN: 978-3-540-67899-1
ISSN: 0302-9743
KITopen-ID: 34232000
Erschienen in Field-Programmable Logic and Applications: The Roadmap to Reconfigurable Computing: 10th International Conference, FPL 2000 Villach, Austria, August 27–30, 2000 Proceedings. Ed.: R.W. Hartenstein
Veranstaltung 10th International Workshop on Field Programmable Logic and Applications (FPL 2000), Villach, Österreich, 27.08.2000 – 30.08.2000
Verlag Springer Verlag
Seiten 379-388
Serie Lecture Notes in Computer Science (LNCS) ; 1896
Erscheinungsvermerk In: Field programmable logic and applications. FPL 2000. Ed.: R. Hartenstein. Berlin 2000. S. 379-388. (Lecture notes in computer science. 1896.)
Externe Relationen Abstract/Volltext
Nachgewiesen in Dimensions
Scopus
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page