Abstract:
Gedruckte Elektronik (Printed Electronics (PE)) ist eine neu aufkommende Technologie welche komplementär zu konventioneller Elektronik eingesetzt wird. Dessen einzigartigen Merkmale führten zu einen starken Anstieg von Marktanteilen, welche 2010 \$6 Milliarden betrugen, \$41 Milliarden in 2019 und in 2027 geschätzt \$153 Milliarden. Gedruckte Elektronik kombiniert additive Technologien mit funktionalen Tinten um elektronische Komponenten aus verschiedenen Materialien direkt am Verwendungsort, kosteneffizient und umweltfreundlich herzustellen. Die dabei verwendeten Substrate können flexibel, leicht, transparent, großflächig oder implantierbar sein. ... mehr Dadurch können mit gedruckter Elektronik (noch) visionäre Anwendungen wie Smart-Packaging, elektronische Einmalprodukte, Smart Labels oder digitale Haut realisiert werden.
Um den Fortschritt von gedruckten Elektronik-Technologien voranzutreiben, basierten die meisten Optimierungen hauptsächlich auf der Erhöhung von Produktionsausbeute, Reliabilität und Performance. Jedoch wurde auch die Bedeutung von Sicherheitsaspekten von Hardware-Plattformen in den letzten Jahren immer mehr in den Vordergrund gerückt. Da realisierte Anwendungen in gedruckter Elektronik vitale Funktionalitäten bereitstellen können, die sensible Nutzerdaten beinhalten, wie zum Beispiel in implantierten Geräten und intelligenten Pflastern zur Gesundheitsüberwachung, führen Sicherheitsmängel und fehlendes Produktvertrauen in der Herstellungskette zu teils ernsten und schwerwiegenden Problemen. Des Weiteren, wegen den charakteristischen Merkmalen von gedruckter Elektronik, wie zum Beispiel additive Herstellungsverfahren, hohe Strukturgröße, wenige Schichten und begrenzten Produktionsschritten, ist gedruckte Hardware schon per se anfällig für hardware-basierte Attacken wie Reverse-Engineering, Produktfälschung und Hardware-Trojanern. Darüber hinaus ist die Adoption von Gegenmaßnahmen aus konventionellen Technologien unpassend und ineffizient, da solche zu extremen Mehraufwänden in der kostengünstigen Fertigung von gedruckter Elektronik führen würden. Aus diesem Grund liefert diese Arbeit eine Technologie-spezifische Bewertung von Bedrohungen auf der Hardware-Ebene und dessen Gegenmaßnahmen in der Form von Ressourcen-beschränkten Hardware-Primitiven, um die Produktionskette und Funktionalitäten von gedruckter Elektronik-Anwendungen zu schützen.
Der erste Beitrag dieser Dissertation ist ein vorgeschlagener Ansatz um gedruckte Physical Unclonable Functions (pPUF) zu entwerfen, welche Sicherheitsschlüssel bereitstellen um mehrere sicherheitsrelevante Gegenmaßnahmen wie Authentifizierung und Fingerabdrücke zu ermöglichen. Zusätzlich optimieren wir die multi-bit pPUF-Designs um den Flächenbedarf eines 16-bit-Schlüssels-Generators um 31\% zu verringern. Außerdem entwickeln wir ein Analyse-Framework basierend auf Monte Carlo-Simulationen für pPUFs, mit welchem wir Simulationen und Herstellungs-basierte Analysen durchführen können. Unsere Ergebnisse haben gezeigt, dass die pPUFs die notwendigen Eigenschaften besitzen um erfolgreich als Sicherheitsanwendung eingesetzt zu werden, wie Einzigartigkeit der Signatur und ausreichende Robustheit. Der Betrieb der gedruckten pPUFs war möglich bis zu sehr geringen Betriebsspannungen von nur 0.5 V.
Im zweiten Beitrag dieser Arbeit stellen wir einen kompakten Entwurf eines gedruckten physikalischen Zufallsgenerator vor (True Random Number Generator (pTRNG)), welcher unvorhersehbare Schlüssel für kryptographische Funktionen und zufälligen "Authentication Challenges" generieren kann. Der pTRNG Entwurf verbessert Prozess-Variationen unter Verwendung von einer Anpassungsmethode von gedruckten Widerständen, ermöglicht durch die individuelle Konfigurierbarkeit von gedruckten Schaltungen, um die generierten Bits nur von Zufallsrauschen abhängig zu machen, und damit ein echtes Zufallsverhalten zu erhalten. Die Simulationsergebnisse legen nahe, dass die gesamten Prozessvariationen des TRNGs um das 110-fache verbessert werden, und der zufallsgenerierte Bitstream der TRNGs die "National Institute of Standards and Technology Statistical Test Suit"-Tests bestanden hat. Auch hier können wir nachweisen, dass die Betriebsspannungen der TRNGs von mehreren Volt zu nur 0.5 V lagen, wie unsere Charakterisierungsergebnisse der hergestellten TRNGs aufgezeigt haben.
Der dritte Beitrag dieser Dissertation ist die Beschreibung der einzigartigen Merkmale von Schaltungsentwurf und Herstellung von gedruckter Elektronik, welche sehr verschieden zu konventionellen Technologien ist, und dadurch eine neuartige Reverse-Engineering (RE)-Methode notwendig macht. Hierfür stellen wir eine robuste RE-Methode vor, welche auf Supervised-Learning-Algorithmen für gedruckte Schaltungen basiert, um die Vulnerabilität gegenüber RE-Attacken zu demonstrieren. Die RE-Ergebnisse zeigen, dass die vorgestellte RE-Methode auf zahlreiche gedruckte Schaltungen ohne viel Komplexität oder teure Werkzeuge angewandt werden kann.
Der letzte Beitrag dieser Arbeit ist ein vorgeschlagenes Konzept für eine "one-time programmable" gedruckte Look-up Table (pLUT), welche beliebige digitale Funktionen realisieren kann und Gegenmaßnahmen unterstützt wie Camouflaging, Split-Manufacturing und Watermarking um Attacken auf der Hardware-Ebene zu verhindern. Ein Vergleich des vorgeschlagenen pLUT-Konzepts mit existierenden Lösungen hat gezeigt, dass die pLUT weniger Flächen-bedarf, geringere worst-case Verzögerungszeiten und Leistungsverbrauch hat. Um die Konfigurierbarkeit der vorgestellten pLUT zu verifizieren, wurde es simuliert, hergestellt und programmiert mittels Tintenstrahl-gedruckter elektrisch leitfähiger Tinte um erfolgreich Logik-Gatter wie XNOR, XOR und AND zu realisieren. Die Simulation und Charakterisierungsergebnisse haben die erfolgreiche Funktionalität der pLUT bei Betriebsspannungen von nur 1 V belegt.
Abstract (englisch):
Printed Electronics (PE) is an emerging technology that complements conventional technologies with its unique features, hence, the market of PE technology has rapidly increased from US\$ 6B in 2010 to US\$ 41B in 2019, and projected to grow US\$ 153B in 2027. PE technology combines additive manufacturing and electronic functionality to enable the usage of various materials in the electronic components fabricated in the point-of-use, cost-effectively and environmentally friendly on a wide range of substrates that can be flexible, lightweight, transparent, large-area, and implantable. ... mehrTherefore, PE technology enables the realization of envisioned applications such as smart packaging, disposables, smart labels, and electronic skin.
The progress of PE technology faces several challenges in yield, reliability, and performance that are primarily focused to advance PE technology. However, in recent years, the importance of security aspects of hardware platforms has been highlighted by numerous hardware-based attacks. Since the target PE applications can perform vital functionalities and contain sensitive information such as implantable devices and health monitoring patches, security flaws and trust issues in the supply chain can cause serious problems including fatality. Moreover, the unique features of PE technology such as additive manufacturing, larger feature sizes, fewer layers, and limited process steps result in more vulnerability to hardware-based attacks and new trust issues such as reverse engineering, counterfeiting, and hardware trojans. Besides, the adoption of countermeasures in conventional technologies is unsuitable and inefficient as such countermeasures introduce comparably high overhead to low-cost PE applications. Hence, this thesis provides a technology-specific assessment of hardware-level threats and their countermeasures in the form of resource-constrained hardware primitives to secure the supply-chain and functionalities of PE applications.
In the first contribution of this dissertation, we propose a printed Physical Unclonable Function (pPUF) design to provide secure keys that are used in several countermeasures such as authentication and fingerprinting. Also, we optimize the multi-bit pPUF design and achieve 31\% area save for 16-bit key generation. Moreover, we develop an analysis framework including a Monte Carlo simulation flow for pPUF and perform simulation and fabrication-based analyses. The results show that pPUF has sufficient uniqueness and reliability metrics, and operates at the supply voltage of down to 0.5 V.
In the second contribution of this dissertation, we propose a compact printed True Random Number Generator (pTRNG) design to generate unpredictable keys for cryptographic functions and random authentication challenges. The pTRNG design mitigates the process variation using a printed resistor tuning method enabled by the customizable fabrication feature of PE so that the generated bits are mostly based on the random noise in the circuit, providing a true random behaviour. The simulation results demonstrate that the overall process variation of the TRNGs is mitigated by 110 times, and the generated bitstreams of TRNGs pass the National Institute of Standards and Technology Statistical Test Suite. Moreover, the characterization results of fabricated TRNGs prove that the TRNGs generate random bitstreams at the supply voltage of down to 0.5 V.
The third contribution of this dissertation is to describe the unique features of PE circuit design and fabrication which differ from conventional technologies resulting in the necessity of a new reverse engineering (RE) methodology. Hereof, we propose a robust RE methodology based on supervised learning for PE circuits to demonstrate their vulnerabilities to RE attacks. The RE results show that the proposed methodology reverse engineers numerous PE circuits without complex and expensive tools.
In the last contribution, we propose a one-time programmable printed Look-up Table (pLUT) that implements any printed digital circuits and enables countermeasures such as camouflaging, split manufacturing, and watermarking against various hardware-level attacks. The comparison of the PE implementation of the existing and the proposed pLUT designs shows that the proposed pLUT outperforms other designs in terms of area usage, worst-case delay, and power consumption. The proposed pLUT design is simulated, fabricated, and programmed with inkjet-printed conductive ink to implement XNOR, XOR, and AND gates to prove the programmability of the proposed design. The simulation and characterization results prove the functionality of the pLUT at 1 V.
