Low-Latency Track Triggering in High-Energy Physics

Das Compact Muon Solenoid (CMS) ist ein Experiment am Large Hadron Collider ( LHC ), mit dem eine Vielzahl von Phänomenen der Hochenergiephysik untersucht werden soll. Es verwendet einen großen Silizium Spurdetektor innerhalb eines homogenen 3,8 T -Magnetfelds, der die genaue Messung der Trajektorien, des Transversalimpulses (pT) und die Rekonstruktion der Scheitelposition der geladenen Teilchen aus den LHC-Kollisionen ermöglicht.

Die Aufrüstung des LHC für hohe Luminosität (HL) im Jahr 2025 wird die Zahl der gleichzeitigen Proton-Proton-Kollisionen von derzeit durchschnittlich 25 auf bis zu 200 alle 25 ns erhöhen. ... mehrBei der Aufrüstung wird der Silizium Spurdetektor vollständig durch einen ersetzt, der speziell dafür gebaut wurde, die geladenen Teilchen auf den Modulen zu selektieren, deren pT höher als 2 GeV ist. Die Informationen dieser Treffer werden an eine Off-Detektor-Elektronik zur Echtzeit-Spur-Rekonstruktion mit einer Latenz von 4 μs weitergeleitet. Die rekonstruierten Tracker-Primitive werden erstmalig in einem Teilchenphysikexperiment in die First-Level-Trigger-Entscheidung einbezogen, mit dem Ziel, die Triggerrate von CMS unter 750 kHz zu halten.

In dieser Doktorarbeit werden verschiedene Firmware- und Hardware-Entwicklungen für einen FPGA-basierten Echtzeit-Spurensucher vorgestellt, der eine räumlich segmentierte und vollständig zeitmultiplexierte Architektur verwendet. Der Time-multiplexed Track Trigger (TMTT)-Rekonstruktionsalgorithmus enthält vier Verarbeitungsstufen, von denen zwei vom Autor in Hardwarebeschreibungssprache (HDL) implementiert wurden und in dieser Dissertation detailliert beschrieben werden. Optimierungen solcher Algorithmen, zur Erhöhung der Taktfrequenz und zur Reduktion der Ressourcennutzung, werden ebenfalls vorgestellt. Darüber hinaus wird die Entwicklung spezieller Hardware auf Basis des ATCA-Form-faktor (Advanced Telecommunications Computing Architecture) vorgestellt. Das Board verfügt über ausreichend Hochgeschwindigkeits-I/O für den Einsatz im HL CMS Tracker Off-Detector Processing System. Es implementiert eine neuartige Slow-Control-Lösung für ATCA Systeme, die den Intelligent Platform Management Controller (IPMC), eine Linux Slow-Control-Software und einen FPGA für anwendungsspezifische Slow-Control-Aufgaben in einem einzigen Zynq Ultrascale+ (US+)System-on-Chip (SoC)-Modul integriert.

The Compact Muon Solenoid (CMS) is a general-purpose experiment at the Large Hadron Collider (LHC) designed to study a wide variety of high-energy physics phenomena. It employs a large silicon tracker within a homogeneous 3.8 T magnetic field, which allows the precise measurement of the trajectories, including transverse momentum (pT) and vertex position reconstruction of the charged particles emerging from the LHC collisions.

The High Luminosity (HL) upgrade of the LHC in 2025 will increase the simultaneous proton-proton collisions from the current average of 25 to up to 200 every 25 ns. ... mehrThe upgrade will completely replace the silicon tracker with one purposely built to discriminate on-module the charged particles whose pT is larger than 2 GeV, these hits are called `stubs'. The stubs are forwarded to off-detector electronics for real-time track reconstruction under 4 μs of latency. For the first time in any particle physics experiment, the reconstructed tracker primitives will be included in the first-level trigger with the aim of maintaining the trigger rate of CMS below 750 kHz

This thesis describes various firmware and hardware developments for a real-time all FPGA-based track finder that employs a regionally segmented and fully time-multiplexed architecture. The Time-multiplexed Track Trigger (TMTT) reconstruction algorithm has four processing stages, two of which were implemented in Hardware Description Language (HDL) by the author and are detailed in this dissertation. Optimizations of such algorithms for increased clock frequency operation and resource utilization optimization are also presented. In addition, the development of specialized hardware utilizing the Advanced Telecommunications Computing Architecture (ATCA) form factor will be presented. The board has sufficient high-speed I/O to be used at the HL CMS tracker off-detector processing system. It implements a novel slow-control solution for ATCA systems by combining the Intelligent Platform Management Controller (IPMC), a Linux slow-control software, and an FPGA for custom slow-control tasks in a single Zynq Ultrascale+ (US+) System-on-Chip (SoC) module.