Implementation and Characterization of Monolithic Pixel Detectors in 65 nm CMOS Imaging Sensor Technology

Diese Dissertation stellt den Entwurf eines stromsparenden, rauscharmen analogen Front-Ends für monolithische Anwendungen auf Basis eines Transkonduktanzverstärkers vor. Der Schwerpunkt liegt auf der Detektion und Verstärkung minimal-ionisierender Teilchensignale sowie geringem Energieverbrauch.

Die TPSCo 65 nm Transistortechnologie ist der derzeit führende Kandidat für die Entwicklung neuer monolithischer aktiver Pixeldetektoren für die Experimente der Europäischen Organisation für Kernforschung (CERN). Vor der Entwurfsphase wurde eine umfassende Charakterisierung dieses Technologieknotens durchgeführt, wobei der Fokus auf zwei primären Anliegen im Kontext der Hochenergiephysik lag: Charakterisierung unter radioaktiver Bestrahlung und Untersuchung der analogen Performanz mit dem Enz-Krummenacher-Vittoz (EKV) Modell. ... mehrIn der Bestrahlungscharakterisierung wurden mehrere Transistor-Teststrukturen gefertigt und Tests der Gesamtionisierungsdosis [engl. Total Ionizing Dose (TID)] bis zu 1 Grad ($\text{SiO}_2$) unterzogen, gefolgt von Wärmebehandlung bei bis zu 100 C. Die resultierenden Daten wurden nicht nur mit Hilfe traditioneller Kennzahlen analysiert, sondern auch mit einer benutzerdefinierten EKV-Extraktionsroutine. Diese erlaubt eine eingehende Untersuchung, inwieweit Bestrahlung und Variationen in der Substratvorspannung die Performanz der Transistoren dieser Technologie beeinflussen. Beide Studien bestätigten eine strahlungsinduzierte Verschlechterung in diesem Knoten, vergleichbar mit anderen 65 nm Technologien. Das EKV-Modell zeigte jedoch, dass durch Normalisierung diese Auswirkungen auf die Transkonduktanzeffizienz gemindert werden können, was es zu einem mächtigen Entwurfswerkzeug macht.

Die Dissertation schließt mit dem Entwurf eines stromsparenden, rauscharmen Front-Ends basierend auf einem ladungsempfindlichen Verstärker (engl. Charge Sensitive Amplifier, CSA). Unter Nutzung der aus der Charakterisierung gewonnenen Erkenntnisse und eines strukturierten Ansatzes für den Entwurf analoger Schaltungen werden verschiedene Blöcke (CSA, Diskriminator, Digital-Analog-Wandler zur Abstimmung, sowie Rückkopplung) modelliert und implementiert. Simulationen des Front-Ends auf Schaltbild- und Layout-Ebene demonstrieren erfolgreich die Machbarkeit eines stromsparenden, rauscharmen Entwurfs unter Verwendung der TPSCo 65 nm Technologie, das in zukünftigen energiesparenden Anwendungen wie dem ALICE ITS3-Upgrade eingesetzt werden kann.

This thesis presents the design of a low-power, low-noise front-end based on a transconductance amplifier, conceived for monolithic applications with an emphasis on detecting and amplifying minimum ionizing particle signals.

TPSCo 65 nm transistor technology is currently the leading candidate for developing new monolithic active-pixel detectors for the European Organization for Nuclear Research (CERN) experiments. Prior to the design phase, a comprehensive characterization of this technology node was conducted, focusing on two primary concerns for analog designers in the high-energy physics community: characterization under irradiation, and the study of its analog performance using the Enz-Krummenacher-Vittoz (EKV) model. ... mehrIn the irradiation characterization, several transistor test structures were fabricated and subjected to Total Ionizing Dose (TID) tests up to 1 Grad ($\text{SiO}_2$), followed by annealing at temperatures up to 100 C. The resulting data were analyzed not only using traditional figures of merit but also employing a custom EKV extractor routine, enabling an in-depth investigation into how irradiation and variations in bulk bias affect the analog performance of transistors of this technology. Both studies confirmed radiation-induced degradation in this node, comparable to other 65 nm technologies. However, the EKV model demonstrated that normalization can mitigate these impacts on transconductance efficiency, making it a powerful tool for analog designers.

Leveraging the insights gathered from the characterization and employing a structured analog design approach, all the various front-end sub-blocks (Charge Sensitive Amplifier (CSA), discriminator, tuning digital-to-analog converter, and feedback) are modeled and implemented. Simulations at schematic and layout levels, successfully demonstrate the feasibility of a low-power, low-noise front-end design using TPSCo 65 nm technology, which can be applied to future applications such as the ALICE ITS3 upgrade.