Applicability of formal synthesis illustrated via scheduling
| Zugehörige Institution(en) am KIT | Fakultät für Informatik – Institut für Rechnerentwurf und Fehlertoleranz (IRF) |
| Publikationstyp | Proceedingsbeitrag |
| Publikationsjahr | 1996 |
| Sprache | Englisch |
| Identifikator | urn:nbn:de:swb:90-AAA3395963 KITopen-ID: 339596 |
| Erschienen in | IWLAS'96, Workshop on Logic and Architecture Synthesis, Grenoble, France 1996 |
| Seiten | 345-352 |